技术特征：
技术总结
本发明公开了一种MRAM芯片，其中，MRAM阵列包括多个子阵列，所述子阵列包括一公共源线连接到所有单元，和连接每一列的多条位线；每一所述位线连接第一传输门、第二传输门；所述第一传输门连接所述公共源线，所述第二传输门连接公共位线；所述预解码器包括：多根地址线输入、与所述位线数量匹配的选择信号及其反相信号的输出；所述选择信号及其反相信号输出端连接到每一个子阵列相应的位线所对应的第一传输门、第二传输门，控制所述第一传输门、所述第二传输门任一打开，另一关闭。通过预解码器的控制，使得一个阵列每次只写一个比特，不再需要高电压、负电压，设计简单能耗降低。
技术研发人员：戴瑾
受保护的技术使用者：上海磁宇信息科技有限公司
技术研发日：2018.02.09
技术公布日：2019.08.16