化是可以的。选择所描述的实施例是为了最好的解释本发明的原理及其实际应用，从而使得本领域的技术人员能够最好地利用在各种实施例中的发明且各种变型适合于预期的特定用途。本发明的范围由所附的权利要求限定。
【主权项】
1.一种操作三维非易失性NAND存储器的方法，其中单独的块包含连接到每个位线的多个NAND串，并且其中沿着位线的不同的串的字线被连接在一起，所述方法包括: 接收要存储在所述三维非易失性NAND存储器阵列中的数据部分； 将所述数据部分分配给在所述三维非易失性NAND存储器阵列中的用于存储的物理位置，分配给位置的单独部分被如下来定义:(I)块、(2)服务于所述块的多个位线、(3)从连接到在所述块中的所述多个位线的多组串中选择的一个串组、以及(4)耦合到所述串组的字线； 选择用于计算冗余数据的两个或更多数据部分的组，所述两个或更多数据部分根据它们的分配的物理位置而被选择，使得所述两个或更多数据部分都不被分配到单独的块的不同串组的连接的字线；以及 为所述两个或更多数据部分的组计算冗余数据，所述冗余数据从所述两个或更多数据部分的组来计算，使得所述两个或更多部分中的任何单独部分能够从所述冗余数据和数据的组的除了所述单独部分的部分来计算。2.如权利要求1所述的方法，其中所述两个或更多数据部分的组根据它们的分配的位置而被选择，使得所述两个或更多数据部分都不被分配给相邻的串组。3.如权利要求1所述的方法，还包括在沿着如下字线的物理位置处存储所述冗余数据，所述字线不连接到包含所述两个或更多数据部分中的任何一个部分的字线。4.如权利要求1所述的方法，其中由应用于所述两个或更多数据部分的组的异或(XOR)操作来执行所述计算所述冗余数据。5.如权利要求1所述的方法，其中所述选择两个或更多部分的组只选择被分配到所述单独的块的字线的部分，所述单独的块的字线由至少一个中间的字线垂直地分开。6.如权利要求1所述的方法，还包括在沿着如下字线的物理位置处存储所述冗余数据，所述字线被至少一个中间的字线与任何字线垂直地分开，所述组的部分沿着所述任何字线被存储。7.如权利要求1所述的方法，还包括在所述三维非易失性NAND存储器阵列中存储所述数据部分之前根据误差校正编码(ECC)方案编码所述数据部分。8.如权利要求7所述的方法，还包括: 在所述三维非易失性NAND存储器中存储所述数据的组和所述冗余数据； 随后从所述三维非易失性NAND存储器读取所述数据的组的第一数据部分； 尝试使用ECC解码来解码所述读取的第一数据部分； 确定所述读取的第一数据部分不能由ECC校正；以及 作为回应，从所述冗余数据和除了所述第一部分以外的数据部分的组计算所述第一数据部分。9.如权利要求1所述的方法，其中所述两个或更多数据部分由3或4个数据部分组成，所述3或4个数据部分经历异或操作以计算所述冗余数据。10.一种三维非易失性NAND存储器系统，包括: 多个单独地可擦除块的存储器单元，单独的块包含沿着每个位线的多个垂直的NAND串，所述多个垂直的NAND串的每个由如下字线服务，所述字线被连接到所述多个垂直的NAND串中的其他垂直的NAND串的字线； 冗余计算电路，其从数据部分的组计算冗余数据，使得在所述组中的任何数据部分能够从在所述组中的其他数据部分和所述冗余数据被再现；以及 数据选择电路，其根据数据部分的物理位置选择数据部分以形成用于计算冗余数据的组，使得在组中没有两个部分被分配到连接在一起的字线。11.如权利要求10所述的三维非易失性NAND存储器系统，其中所述数据选择电路还被配置成根据数据部分的物理位置选择数据部分以形成用于计算冗余数据的组，使得在组中没有两个部分被分配到在块中的相邻的串组。12.如权利要求10所述的三维非易失性NAND存储器系统，其中所述数据选择电路根据数据部分的物理位置选择用于计算冗余数据的数据部分，使得选择的部分来自由至少一个中间的字线垂直地分开的未连接的字线。13.如权利要求10所述的三维非易失性NAND存储器系统，其中所述冗余计算电路是异或(XOR)电路。14.如权利要求10所述的三维非易失性NAND存储器系统，还包括ECC电路。15.如权利要求10所述的三维非易失性NAND存储器系统，还包括专用于存储冗余数据的附加的擦除块。16.如权利要求10所述的三维非易失性NAND存储器系统，其中单独的擦除块包含冗余数据和其他数据的混合。17.一种操作三维非易失性NAND存储器的方法，其中单独的块包含连接到每个位线的多个NAND串，并且其中沿着在块中的位线的不同的串的字线被连接在一起，包括: 配对相邻的NAND块，使得一对NAND块中的未选择的NAND块在访问所述一对NAND块中的选择的NAND块时经历一组升压电压；以及 应用用于选择数据部分的组以用于计算冗余数据的选择方案，从不同的块中选择一组中的每个数据部分，所述不同的块不与包含在所述组中的数据的任何其他部分的任何块配对。18.如权利要求17所述的方法，还包括: 在所述三维非易失性NAND存储器阵列中存储所述数据部分之前根据ECC方案编码所述数据部分； 为数据部分的每个组计算冗余数据； 在所述三维非易失性NAND存储器中存储所述数据部分和所述冗余数据； 随后从所述三维非易失性NAND存储器读取一数据部分；以及 响应于确定所述读取的第一数据部分不能由ECC校正，从所述冗余数据的和除了所述部分以外的数据部分计算第一数据部分。19.如权利要求18所述的方法，其中在根据ECC方案编码所述数据部分之前执行所述冗余数据的计算。20.如权利要求18所述的方法，其中所述冗余数据的计算由应用于所述数据部分的组的异或操作来执行。21.一种三维非易失性NAND存储器系统，包括: 多个单独地可擦除块的存储器单元，单独的块包含沿着每个位线的多个垂直的NAND串，所述多个垂直的NAND串的每个由如下字线服务，所述字线被连接到所述多个垂直的NAND串中的其他垂直的NAND串的字线； 块选择电路，其同时将成对的相邻的块连接到全局字线，连接到第一全局字线的选择的块和未选择的块，所述未选择的块与所述选择的块配对并且连接到第二全局字线； 冗余计算电路，其从数据部分的组计算冗余数据，使得任何数据部分能够从在所述组中的其他数据部分和所述冗余数据被再现；以及 数据选择电路，其根据数据部分的物理位置选择数据部分以形成用于计算冗余数据的组，使得在组中没有两个部分被分配到相同的块、或者被连接到形成一对的相邻的块。22.如权利要求21所述的三维非易失性NAND存储器系统，其中所述冗余计算电路包含异或电路，所述异或电路从所述数据部分的组计算异或数据。23.如权利要求21所述的三维非易失性NAND存储器系统，还包括ECC电路。24.如权利要求21所述的三维非易失性NAND存储器系统，其中所述数据部分的每个表示相应的块的所有数据，并且其中被选择为形成组的数据部分被选择，使得与所述数据部分相应的所述块中没有一个块共享块选择电路。25.一种操作三维非易失性NAND存储器的方法，其中单独的块包含连接到每个位线的多个NAND串，并且其中沿着位线的不同的串的字线被连接在一起，所述方法包括: 接收要存储在所述三维非易失性NAND存储器阵列中的数据部分； 将所述数据部分分配给在所述三维非易失性NAND存储器阵列中的用于存储的物理位置，分配给位置的单独部分被如下来定义:(I)块、(2)服务于所述块的多个位线、(3)从连接到在所述块中的所述多个位线的多个串组中选择的一个串组、以及(4)耦合到所述串组的字线； 选择用于计算冗余数据的两个或更多数据部分的组，所述两个或更多数据部分根据它们分配的物理位置来被选择，使得所述两个或更多数据部分都不被分配给在块中的相邻的串组；以及 为所述两个或更多数据部分的组计算冗余数据，所述冗余数据从所述两个或更多数据部分的组来计算，使得所述两个或更多部分中的任何单独部分能够从所述冗余数据和除了所述单独部分以外的数据组的部分来计算。26.如权利要求25所述的方法，还包括在一个串组中的物理位置处存储所述冗余数据，使得所述两个或更多数据部分都不被分配到相邻的串组。27.如权利要求25所述的方法，其中所述计算所述冗余数据由应用于所述两个或更多数据部分的组的异或(XOR)操作来执行。28.如权利要求25所述的方法，其中所述选择两个或更多部分的组只选择被分配到所述单独的块的字线的部分，所述单独的块的字线由至少一个中间的字线垂直地分开。29.如权利要求25所述的方法，还包括在沿着如下字线的物理位置处存储所述冗余数据，所述字线被至少一个中间的字线与任何字线垂直地分开，所述组的部分沿着所述任何字线被存储。30.如权利要求25所述的方法，还包括在所述三维非易失性NAND存储器阵列中存储所述数据部分之前根据误差校正编码(ECC)方案编码所述数据部分。31.如权利要求30所述的方法，还包括: 在所述三维非易失性NAND存储器中存储所述数据的组和所述冗余数据； 随后从所述三维非易失性NAND存储器读取所述数据的组的第一数据部分； 尝试使用ECC解码来解码所述读取的第一数据部分； 确定所述读取的第一数据部分不能由ECC校正；以及 作为回应，从所述冗余数据和除了所述第一部分以外的数据部分的组计算所述第一数据部分。32.如权利要求25所述的方法，其中所述两个或更多数据部分由3或4个数据部分组成，所述3或4个数据部分经历异或操作以计算所述冗余数据。33.一种三维非易失性NAND存储器系统，包括: 多个单独地可擦除块的存储器单元，单独的块包含沿着每个位线的多个垂直的NAND串，所述多个垂直的NAND串的每个由如下字线服务，所述字线被连接到所述多个垂直的NAND串中的其他垂直的NAND串的字线； 冗余计算电路，其从数据部分的组计算冗余数据，使得在所述组中的任何数据部分能够从在所述组中的其他数据部分和所述冗余数据被再现；以及 数据选择电路，其根据数据部分的物理位置选择数据部分以形成用于计算冗余数据的组，使得在组中没有两个部分被分配到在块中的相邻的串组。34.如权利要求30所述的三维非易失性NAND存储器系统，其中所述数据选择电路根据数据部分的物理位置选择用于计算冗余数据的数据部分，使得选择的部分来自由至少一个中间的字线垂直地分开的未连接的字线。35.如权利要求30所述的三维非易失性NAND存储器系统，其中所述冗余计算电路是异或(XOR)电路。36.如权利要求30所述的三维非易失性NAND存储器系统，还包括ECC电路。37.如权利要求30所述的三维非易失性NAND存储器系统，还包括专用于存储冗余数据的附加的擦除块。38.如权利要求30所述的三维非易失性NAND存储器系统，其中单独擦除块包含冗余数据和其他数据的混合。
【专利摘要】在三维存储器阵列中存储的数据部分基于用于计算冗余数据的位置而被选择。位置被选择，使得在用于给定的计算的部分的组中没有两个部分有可能同时变成不可校正的。选择的部分可以由至少一个字线分开并且由块中的至少一个串隔开。
【IPC分类】G11C16/34, G11C29/00, G06F11/10
【公开号】CN105122372
【申请号】CN201480021395
【发明人】C.N.Y.阿维拉, G.A.杜西杰, 陈健, 董颖达, 梅文龙, 李升弼, A.K-T.马克
【申请人】桑迪士克科技股份有限公司
【公开日】2015年12月2日
【申请日】2014年5月2日
【公告号】US9092363, US9183086, US20140359398, US20140359400, WO2014197144A1