包括共用校准参考电阻器的存储器的系统及其校准方法
【专利说明】包括共用校准参考电阻器的存储器的系统及其校准方法
[0001]相关申请的交叉引用
[0002]本申请要求在2014年6月12日提交韩国知识产权局的韩国专利申请N0.10-2014-0071260的优先权，其整体内容通过引用合并于此。
技术领域
[0003]本发明的实施例总体上涉及集成电路，更具体地，在一个或更多个实施例中，涉及具有多个存储器的系统。
【背景技术】
[0004]在存储器控制器控制存储器芯片的电子系统中，它们能够通过信号传输线路来通信。为了满足高性能电子系统的需求，可应用于存储器和存储器控制器之间的通信的一些通信标准需要高数据速率和低信号摆幅。然而，在低信号摆幅方面，即便是存储器芯片和存储器控制器之间的信号传输线路中的相对小量的外部噪声或阻抗失配也可能引起信号失真。
[0005]片内端接(0TD)是将用于在这样的传输线路中阻抗匹配的电阻器设置在半导体芯片内部而非半导体芯片外部某处的技术。0DT技术也可以应用于存储器芯片。
[0006]此外，在需要针对工艺、电压和温度(PVT)变化来校准阻抗的情况下，可以使用ZQ校准技术。例如，存储器芯片可以耦接到外部参考电阻器，并且可以通过使用外部参考电阻器来执行ZQ校准。
【发明内容】
[0007]在本发明的一个实施例中，一种半导体装置可以包括:第一存储器，其电耦接到共享参考电阻的第一端部；以及第二存储器，其电耦接到共享参考电阻的第二端部，其中第一和第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地使用共享参考电阻来执行其基本校准操作。
[0008]在本发明的一个实施例中，一种半导体装置可以包括:第一存储器，其电耦接到共享参考电阻的第一端部；以及第二存储器，其电耦接到共享参考电阻的第一端部，其中共享参考电阻的第二端部电耦接到接地电压，以及其中第一和第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地连接到共享参考电阻来执行其基本校准操作。
[0009]在本发明的一个实施例中，一种包括共同耦接到共享参考电阻的第一和第二存储器的半导体装置的校准方法可以包括:响应于时钟信号和镜像功能信号而在第一时间区段对第一和第二存储器中的一个执行基本校准操作；响应于时钟信号和镜像功能信号而在第一时间区段对第一和第二存储器中的另一个执行基本校准操作；以及响应于操作控制信号和镜像功能信号而对第一和第二存储器交替地执行校正校准操作。
【附图说明】
[0010]结合附图描述特征、方面和实施例，在附图中:
[0011]图1是图示根据本发明的一个实施例的电子系统的电路图，
[0012]图2是图示根据本发明的一个实施例的电子系统的示意图，
[0013]图3是图示根据本发明的一个实施例的电子系统的电路图，
[0014]图4是图示图3中所示的电子系统的框图，
[0015]图5是图示图4中所示的第一校准控制部的框图，
[0016]图6和图7是图不根据本发明的一个实施例的电子系统的操作的时序图，
[0017]图8是图示根据本发明的一个实施例的电子系统的电路图，以及
[0018]图9是图示图8中所示的电子系统的框图。
【具体实施方式】
[0019]图1是图示电子系统10的电路图。电子系统10可以包括第一存储器11和第二存储器12。第一存储器11和第二存储器12从存储器控制器(未示出)接收时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD，并且响应于存储器控制器的控制信号来执行读取和写入操作。第一存储器11和第二存储器12中的每个耦接到其自身的外部参考电阻RZQ以执行校准操作。
[0020]参考图2，电子系统1可以包括第一存储器110、第二存储器120、存储器控制器130和共享参考电阻器SRZQ。第一存储器110和第二存储器120可以层叠在衬底140上。例如，一个存储器可以层叠在另一存储器上。第一存储器110和第二存储器120中的每个可以包括多个半导体芯片。例如，第一存储器110和第二存储器120中的每个可以由层叠的半导体芯片形成。第一存储器110和第二存储器120可以响应于存储器控制器130的控制信号来执行数据写入和读取操作。电子系统1还可以包括存储器控制器130。例如，存储器控制器130可以与衬底140上的第一存储器110和第二存储器120 —起封装在单个封装中。在本发明的一个实施例中，电子系统1可以实现成片上系统、封装内系统或多芯片封装。第一存储器110、第二存储器120和存储器控制器130可以使用凸球、球栅阵列或微凸点而在衬底140上封装成层叠类型。衬底140可以是诸如插入式衬底的硅衬底，或者印刷电路板。第一存储器110、第二存储器120和存储器控制器130中的每个可以通过诸如金属线的信号线或者在衬底140中形成的穿通硅通孔而彼此电耦接。
[0021]共享参考电阻器SRZQ可以设置在衬底140之上。共享参考电阻器SRZQ可以共同地电耦接到第一存储器110和第二存储器120。参见图1，第一存储器11和第二存储器12中的每个分别具有其自身的参考电阻RZQ。参见图2，根据本公开的一个实施例的电子系统可以具有共用参考电阻器的多个存储器。如图2中所示，例如，共享参考电阻器SRZQ可以共同地电耦接到第一存储器110和第二存储器120。此外，第一存储器110和第二存储器120中的每个可以使用共享参考电阻器SRZQ来执行校准操作，所述共享参考电阻器SRZQ共同地耦接到第一存储器110和第二存储器120。
[0022]图3是图示根据本发明的一个实施例的电子系统2的电路图。电子系统2可以包括第一存储器210、第二存储器220和共享参考电阻器SRZQ。第一存储器210和第二存储器220可以从图2中所示的存储器控制器130接收时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD。第一存储器210和第二存储器220可以响应于时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD来执行各种操作，诸如数据写入操作、数据读取操作、测试操作、校准操作和刷新操作。
[0023]共享参考电阻器SRZQ可以共同地耦接到第一存储器210和第二存储器220。例如，共享参考电阻器SRZQ的一个节点可以电耦接到第一存储器210，而共享参考电阻器SRZQ的另一个节点可以电耦接到第二存储器220。第一存储器210和第二存储器220中的每个可以响应于时钟信号CLK和镜像功能信号MF而有选择地使用共享参考电阻器SRZQ。当第一存储器210响应于时钟信号CLK和镜像功能信号MF而使用共享参考电阻器SRZQ时，第一存储器210可以执行其基本校准操作。当第二存储器220响应于时钟信号CLK和镜像功能信号MF而使用共享参考电阻器SRZQ时，第二存储器220可以执行其基本校准操作。第一存储器210和第二存储器220中的每个可以彼此独立地执行其自身的基本校准操作。例如，可以依次执行第一存储器210的基本校准操作和第二存储器220的基本校准操作。
[0024]第一存储器210可以响应于具有第一电平的镜像功能信号来使用共享参考电阻器SRZQ，第二存储器220可以响应于具有第二电平的镜像功能信号来使用共享参考电阻器SRZQ。例如，如果镜像功能信号MF的第一电平是逻辑高电平，则镜像功能信号的第二电平可以是逻辑低电平。例如，如果镜像功能信号MF的第一电平是逻辑低电平，则镜像功能信号MF的第二电平可以是逻辑高电平。例如，第一电平可以是接地电平，第二电平可以是电源电平，反之亦然。
[0025]例如，第一存储器210和第二存储器220可以响应于操作控制信号而执行其校正校准操作，所述操作控制信号响应于命令信号CMD而产生。在第一存储器210和第二存储器220完成其基本校准操作之后，第一存储器210和第二存储器220可以响应于操作控制信号和镜像功能信号MF来交替地执行其校正校准操作。校正校准操作可以包括在基本校准操作完成之后执行的任何类型的校准操作。在校正校准操作期间，在由于例如PVT变化而需要阻抗匹配的情况下，可以校正通过基本校准操作设定的阻抗代码。操作控制信号可以是用于第一存储器210和第二存储器220的各种操作的控制信号之一。例如，操作控制信号可以是指示第一存储器210和第二存储器220的刷新操作的刷新信号。在第一存储器210和第二存储器220是非易失性存储器件的情况下，第一存储器210和第二存储器220可以执行用于数据保持的刷新操作。在刷新操作期间存储器不从存储器控制器接收数据或者不向存储器控制输出数据。因此，在刷新操作期间存储器可以执行校正校准操作。
[0026]图4是图示图3中所示的电子系统2的框图。图4示出了包括第一存储器210和第二存储器220以及共享参考电阻器SRZQ的电子系统2的示例配置。参见图4，第一存储器210可以包括第一校准控制部310、第一开关330和第一校准电路350。校准控制部310可以响应于时钟信号CL