专利名称：射频识别集成电路导线著装方法
技术领域：
本发明涉及一种射频识别(RFID)集成电路导线著装方法，尤指一种可以减少在制造过程上的加工时间、实现批量生产以及降低不良率的射频识别RFID集成电路导线的著装方法。
射频识别(Radio Frequence Identition，简称RFID)元件为近年来新兴的电子集成电路IC产品，其可应用于智能卡、电子收费、电子标签(TAB)……等诸多相关领域，欧、美、日、国内等国都是刚刚处于推广阶段，未来的市场前景相当看好；相对地，其相关批量生产技术便极为重要。
传统射频识别(RFID)集成电路导线著装方法，请参阅
图1所示，其是将从芯片厂生产的芯片(具有两接点PAD1、2)的两接点60与来自线圈厂生产的已绕设线圈(其两端分别具有一导线端)的两导线端70通过打线接合(Wire Bonding)加工技术著装80在一起，如此，即完成产品。
由于该线圈要经过人工整线，且其导线端相当小、细，要通过放大镜方能使其两端的导线端定位于欲与芯片接合的接点部位上，再进行著装，如此，大约要耗费40秒左右，动作十分慢，且不易批量生产化，以及不良率高。
本发明的目的是提供一新的射频识别(RFID)集成电路导线著装方法，其是将未绕设线圈的一端导线端与含集成电路的芯片的一接点(PAD1)藉打线接合(Wire Bonding)加工技术著装，然后，将该线圈通过加工机自动绕设成卷，之后，将已绕设线圈的另一导线端与芯片的另一接点(PAD2)再藉打线接合加工技术著装，如此，即可完成产品。
本发明是这样实现的包含下列步骤(A)将含有集成电路的芯片的第一接点(PAD1)与未绕设线圈的一端导线端通过打线接合加工技术著装；(B)将步骤(A)的线圈自动绕设成卷；(C)再通过打线接合加工技术接合，将步骤(B)线圈的另一导线端与芯片的第二接点(PAD2)著装；如此，即完成加工。
其中步骤(B)的线圈是通过加工机控制而自动绕设成卷。
以下结合附图和实施例详细说明本发明的方法及特点图1是传统射频识别集成电路导线著装方法在制造过程上的流程图。
图2是本发明射频识别集成电路导线著装方法在制造过程上的流程图。
请参阅图2所示的本发明射频识别(RFID)集成电路导线著装方法，其在制造过程上包含下列步骤(A)将含有集成电路的芯片的第一接点(PAD1)与未绕设线圈的一端导线端通过打线接合(Wire Bonding)加工技术著装在一起；(B)将上述的线圈通过加工机控制，自动绕设成卷，该加工机会依线圈的圈数比、直径大小、电感阻抗及电感值等参数进行处理；(C)再通过打线接合加工(Wire Bonding)技术接合，将步骤(B)的线圈的另一导线端与芯片的第二接点(PAD2)著装；如此，即完成产品。
由于该芯片可记录、读取数据，其内的集成电路感应到线圈有电流效应产生时，即会依该集成电路内部程序设计，执行相关工作。
将本发明的射频识别(RFID)集成电路导线著装方法与传统的RFID集成电路导线著装方法做一具体比较可知，其具有如下特点1．由于其毋须人工整线，故可使芯片精密定位、线圈的导线端直接与芯片的接点著装，因此，可降低其不良率发生。2．由于其过程采用自动化，故可批量生产化，进而提高生产效能。3．可减少制造过程上加工时间。4．不用通过使用放大镜来定位。
综上所述，通过本发明设计，可取代传统射频识别(RFID)集成电路导线著装方法，进而减少其在制造过程上加工时间、批量生产化及降低不良率等诸多特点。
权利要求
1.一种射频识别集成电路导线著装方法，其特征在于包含下列步骤(A)将含有集成电路的芯片的第一接点(PAD1)与未绕设线圈的一导线端通过打线接合加工技术著装；(B)将步骤(A)的线圈自动绕设成卷；(C)再通过打线接合加工技术接合，将步骤(B)线圈的另一导线端与芯片的第二接点(PAD2)著装；如此，即完成加工。
2.如权利要求1所述的射频识别集成电路导线著装方法，其特征在于其中步骤(B)的线圈是通过加工机控制而自动绕设成卷。
全文摘要
一种射频识别集成电路导线著装方法,其是将未绕设线圈的一导线端与含集成电路的芯片的一接点(PAD 1)藉打线接合(Wire Bonding)加工技术著装,然后,将该线圈自动绕设成卷,之后,将已绕设线圈的另一导线端与芯片的另一接点(PAD 2)再藉打线接合加工技术著装,如此,即完成产品,藉此,以取代传统射频识别(RFID)集成电路导线的著装方法,进而减少其在制造过程上的加工时间,批量生产化及降低不良率等诸多特点。
文档编号H01L21/60GK1306302SQ0010018
公开日2001年8月1日 申请日期2000年1月14日 优先权日2000年1月14日
发明者田耀湘 申请人:铭异企业股份有限公司