专利名称：表面贴装式多晶片组合器件的制作方法
技术领域：
本实用新型涉及半导体组合器件，尤其是一种表面贴装式多晶片组合器件。适用于各种电子线路。
背景技术：
表面贴装技术(SMT)是当代电子整机制造业中采用最广泛的先进主流技术，而表面贴装技术的发展在很大程度上取决于表面贴装元器件(SMD)的发展速度，就目前国内市场上该类器件而言，还存在着体积较大、集成度低、电路品种少的不足。
发明内容
本实用新型要解决的技术问题是提供一种在同样的封装体积内元器件的集成度更高，因而占据的面积更小，电路更多样化，应用更灵活，焊接简便、工效高、可靠性强、生产成本低的表面贴装式多晶片组合器件。
本实用新型所采用的技术方案是表面贴装式多晶片组合器件，具有四个金属引出脚，其结构特点是组合器件由两个二极管晶片和一个三极管晶片复合封装而成，四个引出脚中有二个引出脚上分别贴装有二极管晶片并引出二极管的一个极；另一个引出脚贴装三极管晶片并引出三极管的一个极；最后一个引出脚通过金属内引线与二个二极管的另一个极相连作为它们的共同极，三极管的另外二个极也通过金属内引线分别与两个贴有二极管晶片的引出脚相连。
本实用新型的引出脚I、IV分别作为二极管K1、K2的阴极N1、N2，同时又是三极管T的发射极E和基极B，引出脚III作为三极管的集电极C，引出脚II作为两二极管K1、K2的共阳极并用金属内引线相连，三极管的发射极E和基极B也用金属内引线分别与引出脚I、IV相连。
本实用新型的有益效果是在同样的封装体积内元器件的集成度更高，即反过来说对于相同的单元电路，可成倍或几倍地缩小封装体积，从而减小印制线路板的面积。本产品还可简化装机操作、提高工效，电路可根据需要灵活设计，应用范围广泛，可靠性强，生产成本低。
图1是本实用新型的外型图。
图2是本实用新型的电原理图。
图3是本实用新型的结构连接图。
具体实施方式
如图所示，本实施例封装块有四个金属引出脚，封装块内有两个二极管晶片(本例为两个开关管K1、K2)和一个三极管晶片T。引出脚I上贴装开关管晶片K1并作为该开关管的阴极N1，同时该引出脚还是三极管T的发射极E；引出脚IV上贴装开关管晶片K2并作为该开关管的阴极N2，同时该引出脚还是三极管T的基极B；引出脚III上贴装三极管晶片T并作为该三极管的集电极C；开关管K1、K2的阳极用金属内引线相连后连接到引出脚II上；三极管晶片T的另外两个极E和B也分别通过金属内引线连接到引出脚I和IV上。
说明书附图 图1 图2 图权利要求1.一种表面贴装式多晶片组合器件，具有四个金属引出脚，其特征在于组合器件由两个二极管晶片和一个三极管晶片复合封装而成，四个引出脚中有二个引出脚上分别贴装有二极管晶片(K1、K2)并引出二极管的一个极；另一个引出脚贴装三极管晶片(T)并引出三极管的一个极；最后一个引出脚通过金属内引线与二个二极管的另一个极相连作为它们的共同极，三极管的另外二个极也通过金属内引线分别与两个贴有二极管晶片的引出脚相连。
2.根据权利要求1所述的表面贴装式多晶片组合器件，其特征在于引出脚(I、IV)分别作为二极管(K1、K2)的阴极(N1、N2)，同时又是三极管(T)的发射极(E)和基极(B)，引出脚(III)作为三极管的集电极(C)，引出脚(II)作为两二极管(K1、K2)的共阳极并用金属内引线相连，三极管的发射极(E)和基极(B)也用金属内引线分别与引出脚(I、IV)相连。
专利摘要本实用新型涉及表面贴装式多晶片组合器件。所要解决的技术问题是提供一种在同样的封装体积内元器件的集成度更高，电路更多样化，应用更灵活，焊接简便、工效高、可靠性强、生产成本低的表面贴装式多晶片组合器件。解决该问题的技术方案是组合器件由两个二极管晶片和一个三极管晶片复合封装而成，四个引出脚中有二个引出脚上分别贴装有二极管晶片并引出二极管的一个极；另一个引出脚贴装三极管晶片并引出三极管的一个极；最后一个引出脚通过金属内引线与二个二极管的另一个极相连作为它们的共同极，三极管的另外二个极也通过金属内引线分别与两个贴有二极管晶片的引出脚相连。本实用新型可用于各种电子线路。
文档编号H01L25/07GK2545707SQ0223414
公开日2003年4月16日 申请日期2002年5月16日 优先权日2002年5月16日
发明者王建国 申请人:杭州百事特电子有限公司