专利名称：积层式晶片的制造方法与工艺调校方法
技术领域：
本发明涉及一种积层式晶片，特别是涉及一种积层式晶片的制造方法与工艺调校方法。
背景技术：
参阅图1，以一般积层式晶片的制造方法为例，主要包含下列步骤步骤1 备置一片载板11。步骤2 该载板11 一表面111涂覆一第一导电层12。该第一导电层12是通过叠置在该载板11的一片第一网板21，印刷在该载板11的表面111，且根据该第一网板21预留的穿孔211，分布形成有数个导电区121。步骤3 该载板11的表面111涂覆一绝缘层13，使该绝缘层13覆盖该第一导电层12。该绝缘层13是通过叠置在该载板11的一片第二网板22，印刷在该载板11的表面 111，且根据该第二网板22预留的反白部221，分布形成有数个镂空区131。步骤4 该绝缘层13上涂覆一第二导电层14，使该第二导电层14通过前述镂空区 222与该第一导电层12的导电区121导接。该第二导电层14是通过叠置在该载板11的一片第三网板23，印刷在该绝缘层13上，且根据该第三网板23预留的穿孔231，分布形成有数个导电区141。由于前述导电区121、141与镂空区131必需相互对应，以维持该第一导电层12、第二导电层14的导接状态，因此，该第一网板21、第三网板23与第二网板22上的穿孔211、 231与反白部221必须要能精确对位，才能避免导体有接触不良的情形，有工艺繁琐、对位不准的缺失。且该第二网板22预留的反白部221，会受限于网纱线径与网目数量，及浆料 (一般为陶瓷浆料，用于形成绝缘层)的粘稠度，很容易会有浆料填平前述镂空区221的情形，造成导体接触不良，成品的精度因而无法提高。参阅图1、图2，根据前述，由于该第一网板21、第三网板23与第二网板22的位置会影响印刷的精度，因此，在初次使用时都必须有一校正的程序，主要是在一个基座31的四个相对位置分别形成一透光部311，然后，以光源I照射前述透光部311，使前述透光部 311发亮形成基准点，再将形成有数个预印图形321的一片底片32以人工对位的方式贴合在该基座31，使该底片32上的预印图形321与该透光部311重合，待该基座31固定后，叠合并调校前述第一网板21 (或第二网板22、或第三网板2 ，至前述穿孔211(或反白部221、 或穿孔231)与透光的预印图形321重合。前述校正程序，必须先制作形成有预印图形321的底片32，且在校正该第一网板 21前，必须先校正该底片32的位置，而该底片32是以人工方式贴合及校正，容易产生误差， 同样有工艺繁琐、精度不良的缺失。由此可见，上述现有的一种积层式晶片在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种积层式晶片的制造方法与工艺调校方法，使其成本低且使用时可具有全方位调整的功能。
发明内容
本发明的目的是在于提供一种积层式晶片的制造方法与工艺调校方法，使其可以简化工艺，及提升产品精度。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的积层式晶片的制造方法，包含下列步骤步骤1 备置一载板。步骤2 于该载板一表面涂覆一第一导电层。步骤3 于该载板的表面涂覆一绝缘层，使该绝缘层覆盖该第一导电层。 步骤4 以电子束轰击该绝缘层，使该绝缘层形成显露该第一导电层的数个孔洞。步骤5 于该绝缘层一表面涂覆一第二导电层，使该第二导电层透过前述孔洞与该第一导电层导接。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的积层式晶片的制造方法，其中所述的步骤2的第一导电层，是通过叠置在该载板表面的一片第一网板，印刷在该载板的表面，且根据该第一网板预留的穿孔，分布形成有数个导电区。前述的积层式晶片的制造方法，其中所述的步骤5的第二导电层，是通过叠置在该载板表面的一片第二网板，印刷在该绝缘层的表面，且根据该第二网板预留的穿孔，分布形成有数个导电区。前述的积层式晶片的制造方法，其中所述的电子束源自于激光。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的积层式晶片的工艺调校方法，用于调校一个基座与至少一片网板的相对位置，该网板形成有数个预留的穿孔，该工艺调校方法包含下列步骤步骤1 于该基座至少二相对位置分别形成一透光部。步骤2 将透光的一胶片贴合在该基座上。步骤3:定位该基座。步骤4:以用于程式控制击发位置的电子束相对该基座的透光部轰击该胶片，使该胶片形成用于产生光影的数个预印图形。步骤5 叠合该网板与该基座。步骤6 调校该网板，至前述穿孔与透光的预印图形重合。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的积层式晶片的工艺调校方法，其中所述的电子束源自于激光。前述的积层式晶片的工艺调校方法，其中所述的前述透光部分别为一个贯孔。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提出的积层式晶片的制造方法，包含下列步骤步骤1 备置一片载板。步骤2 该载板一表面涂覆一第一导电层。步骤3 该载板的表面涂覆一绝缘层，使该绝缘层覆盖该第一导电层。步骤4 用于程式控制击发位置的电子束轰击该绝缘层，使该绝缘层形成显露该第一导电层的数个孔洞。步骤5 该绝缘层一表面涂覆一第二导电层，使该第二导电层透过前述孔洞与该第一导电层导接。本发明提出的积层式晶片的工艺调校方法，用于调校一个基座与至少一片网板的相对位置，该网板形成有数个预留的穿孔，该工艺调校方法包含下列步骤步骤1 该基座至少二相对位置分别形成一透光部。步骤2:将透光的一片胶片贴合在该基座上。步骤3: 定位该基座。步骤4 以电子束相对该基座的透光部轰击该胶片，使该胶片形成用于产生光影的数个预印图形。步骤5 叠合该网板与该基座。步骤6 调校该网板，至前述穿孔与透光的预印图形重合。以达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点和有益效果本发明的有益效果在于用于程式控制击发位置的电子束，省略对位的困扰及程序，进而达到简化对位程序，及提高产品精度的目的。本发明是以能够程式控制击发位置的电子束，省略工艺中或调校过程中对位的困扰及程序，不但能简化对位程序，及节省人力与调校时间，且能提高成品精度，使本发明具有经济效益。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是说明一般积层式晶片的制造方法的一剖视2是说明一般积层式晶片的工艺调校方法的一剖视3是说明本发明一积层式晶片的制造方法一较佳实施例的一流程4是该较佳实施例中一片载板形成一第一导电层的一剖视图；图5是该较佳实施例中该载板形成一绝缘层的一剖视图；图6是该较佳实施例中以电子束轰击该绝缘层形成数孔洞的一剖视图；图7是该较佳实施例中该载板形成一第二导电层的一剖视图；图8是说明本发明一积层式晶片的工艺调校方法一较佳实施例的一流程9是该较佳实施例中以电子束轰击一片胶片形成数孔洞的一剖视图；图10是说明该较佳实施例中产生光影胶片的一俯视图；及图11是说明一片第一网板透过该胶片与一个基座重合的一俯视图。
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的积层式晶片的制造方法与工艺调校方法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。参阅图1，以一般积层式晶片的制造方法为例，主要包含下列步骤步骤1 备置一片载板11。步骤2 该载板11 一表面111涂覆一第一导电层12。该第一导电层12是通过叠置在该载板11的一片第一网板21，印刷在该载板11的表面111，且根据该第一网板21预留的穿孔211，分布形成有数个导电区121。步骤3 该载板11的表面111涂覆一绝缘层13，使该绝缘层13覆盖该第一导电层12。该绝缘层13是通过叠置在该载板11的一片第二网板22，印刷在该载板11的表面 111，且根据该第二网板22预留的反白部221，分布形成有数个镂空区131。步骤4 该绝缘层13上涂覆一第二导电层14，使该第二导电层14透过前述镂空区222与该第一导电层12的导电区121导接。该第二导电层14是通过叠置在该载板11的一片第三网板23，印刷在该绝缘层13上，且根据该第三网板23预留的穿孔231，分布形成有数个导电区141。由于前述导电区121、141与镂空区131必需相互对应，以维持该第一导电层12、第二导电层14的导接状态，因此，该第一网板21、第三网板23与第二网板22上的穿孔211、 231与反白部221必须要能精确对位，才能避免导体有接触不良的情形，有工艺繁琐、对位不准的缺失。且该第二网板22预留的反白部221，会受限于网纱线径与网目数量，及浆料 (一般为陶瓷浆料，用于形成绝缘层)的粘稠度，很容易会有浆料填平前述镂空区221的情形，造成导体接触不良，成品的精度因而无法提高。参阅图1、图2，根据前述，由于该第一网板21、第三网板23与第二网板22的位置会影响印刷的精度，因此，在初次使用时都必须有一校正的程序，主要是在一基座31的四个相对位置分别形成一透光部311，然后，以光源I照射前述透光部311，使前述透光部311 发亮形成基准点，再将形成有数个预印图形321的一底片32以人工对位的方式贴合在该基座31，使该底片32上的预印图形321与该透光部311重合，待该基座31固定后，叠合并调校前述第一网板21 (或第二网板22、或第三网板2 ，至前述穿孔211(或反白部221、或穿孔231)与透光的预印图形321重合。前述校正程序，必须先制作形成有预印图形321的底片32，且在校正该第一网板 21前，必须先校正该底片32的位置，而该底片32是以人工方式贴合及校正，容易产生误差， 同样有工艺繁琐、精度不良的缺失。有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的一个较佳实施例中详细说明。参阅图3，及图4 图7，为本发明积层式晶片的制造方法的一较佳实施例，包含下列步骤步骤61 备置一片载板41。步骤62 该载板41 一表面411涂覆一第一导电层42。该第一导电层42是通过叠置在该载板41的一片第一网板51，印刷在该载板41的表面411，且根据该第一网板51预留的穿孔511，分布形成有数个导电区421。步骤63 该载板41的表面411涂覆一绝缘层43，使该绝缘层43覆盖该第一导电层42。该绝缘层43是通过叠置在该载板41且完全镂空的一片框板52，印刷在该载板41 的表面411。步骤64 以能够程式控制击发位置的电子束轰击该绝缘层43，使该绝缘层43形成显露该第一导电层42的数个孔洞431。值得一提的是，前述电子束源自于一激光设备(图未示)的激光。步骤65 该绝缘层43上涂覆一第二导电层44，使该第二导电层44透过前述孔洞 431与该第一导电层42的导电区451导接。该第二导电层44是通过叠置在该载板41的一片第二网板53，印刷在该绝缘层43上，且根据该第二网板53预留的穿孔531，分布形成有数个导电区441。借此，本发明是利用能够程式控制击发位置的电子束，省略制作反白网板的程序， 及省略涂覆该绝缘层43时该框板42的对位程序，且重要的是，前述孔洞431是在涂覆该绝缘层43后才成形，不但可以精确控制成形位置，且能确实避免浆料回填孔洞431的情形，进而提高产品导接时的优良率及产品精度。参阅图8，及图9 图11，为本发明积层式晶片的工艺调校方法的一较佳实施例， 用于调校一个基座7与前述第一网板51、或第二网板53、或框板52的相对位置，包含下列步骤步骤91 该基座7的四相对位置及一中心位置分别形成一个透光部71。前述透光部71在本较佳实施例分别为一个贯孔。步骤92 将能够透光的一胶片8贴合在该基座7上。步骤93 定位该基座7。步骤94 以能够程式控制击发位置的电子束相对该基座7的透光部71轰击该胶片8形成数个预印图形81 ；步骤95 以光源I照射前述透光部71，使前述透光部71发亮，以及使该胶片8上的预印图形81产生光影形成基准点。步骤96 将该第一网板51、或第二网板53叠合在该基座7上，并调校该第一网板 51、或第二网板53，至前述穿孔511、或穿孔531与透光的预印图形81重合。借此，本发明是利用能够程式控制击发位置的电子束，省略制作底片的程序，且由于该胶片8不需要对位，因此，可以加速贴合的速度与缩短贴合的时间，不但能简化对位程序及对位的次数，且能直接以该胶片8校正该第一网板51、或第二网板53，进而提高产品的优良率及精度。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种积层式晶片的制造方法，其特征在于其包含下列步骤 步骤1 备置一片载板；步骤2 该载板一表面涂覆一第一导电层；步骤3 该载板的表面涂覆一绝缘层，使该绝缘层覆盖该第一导电层； 步骤4 以电子束轰击该绝缘层，使该绝缘层形成显露该第一导电层的数个孔洞；及步骤5 该绝缘层一表面涂覆一第二导电层，使该第二导电层透过前述孔洞与该第一导电层导接。
2.根据权利要求1所述的积层式晶片的制造方法，其特征在于，该步骤2的第一导电层，是通过叠置在该载板表面的一片第一网板，印刷在该载板的表面，且根据该第一网板预留的穿孔，分布形成有数个导电区。
3.根据权利要求1所述的积层式晶片的制造方法，其特征在于，该步骤5的第二导电层，是通过叠置在该载板表面的一片第二网板，印刷在该绝缘层的表面，且根据该第二网板预留的穿孔，分布形成有数个导电区。
4.根据权利要求1所述的积层式晶片的制造方法，其特征在于，该电子束源自于激光。
5.一种积层式晶片的工艺调校方法，用于调校一个基座与至少一片网板的相对位置， 该网板形成有数个预留的穿孔，该工艺调校方法包含下列步骤步骤1 该基座至少二相对位置分别形成一透光部； 步骤2 将透光的一胶片贴合在该基座上； 步骤3 定位该基座；步骤4 以电子束相对该基座的透光部轰击该胶片，使该胶片形成用于产生光影的数个预印图形；步骤5 叠合该网板与该基座；及步骤6 调校该网板，至前述穿孔与透光的预印图形重合。
6.根据权利要求5所述的积层式晶片的工艺调校方法，其特征在于，该电子束源自于激光。
7.根据权利要求5所述的积层式晶片的工艺调校方法，其特征在于，前述透光部分别为一个贯孔。
全文摘要
本发明是有关于一种积层式晶片的制造方法与工艺调校方法，主要是一片载板一表面涂覆一第一导电层，然后，该载板的表面涂覆一绝缘层，使该绝缘层覆盖该第一导电层，再以电子束轰击该绝缘层，使该绝缘层形成显露该第一导电层的数个孔洞，最后，该绝缘层一表面涂覆一第二导电层，使该第二导电层透过前述孔洞与该第一导电层导接。借此，能够以程式控制击发位置的电子束，省略对位的困扰及程序，进而能提升成品精度，且进一步应用于工艺调校方法中，同样可以达到简化对位程序，及节省人力与调校时间的目的。
文档编号H01G4/00GK102254794SQ201010185218
公开日2011年11月23日 申请日期2010年5月20日 优先权日2010年5月20日
发明者黄其集 申请人:钰铠科技股份有限公司