专利名称：大面积碳化硅器件及其制造方法
技术领域：
本发明涉及微电子器件及其制造方法，更具体的，涉及碳化硅器件及其制造方法。
背景技术：
在许多年前就已经知道碳化硅(SiC)具有在理论上允许制造相对于由硅(Si)或GaAs制成的器件可以在更高温度、更高功率和更高频率下工作的电子器件的出色的物理和电子特性。大约4×106V/cm的高击穿电场、大约2.0×107cm/sec的高饱和电子漂移速度和大约4.9W/cm-°K的高热传导率表示SiC适合用于高频率、高功率应用。不幸的是，制造中的难点限制SiC在高频率和高功率应用中的使用。
已经介绍了适用于不同高功率应用的许多不同类型的碳化硅器件，包括二极管、MOSFET、MESFET、JFET等。参见例如美国专利No.5,061,972、5,264,713、5,270,554、5,506,421、5,539,271、5,686,737、5,719,409、5,831,288、5,969,378、6,011,279和6,121,633，其公开作为参考引入，就好像在这里进行了全面的说明。这些器件利用碳化硅的特性来提供高功率处理能力。虽然这种碳化硅器件相对于尺寸可比的硅器件可以提供提高的功率处理能力，但是难以用碳化硅产生大规模器件。例如，在硅中可以在晶片上制成单个器件，从而器件与晶片的尺寸基本相同。但是，制造无缺陷的碳化硅晶片如果不是不可能的，也是很困难的。因此，消耗整个晶片的器件会在器件中引入限制其性能的缺陷。
例如，在许多电动机驱动应用中需要典型的额定参数为600V、50-100A的大面积SiC功率开关和/或二极管。但是，如上所述，在单个管芯中制成所要求额定参数的SiC开关和/或二极管是不实际的。例如，在100A/cm2下，对于50A的器件需要7mm×7mm的有源区。器件的产量通常受微管(micropipe)的密度以及其它缺陷，例如，位错(dislocation)、屑(carrot)、硅夹杂物以及处理缺陷等，的限制。如
图1所示，假设所有包含在内的缺陷密度为20cm-2，2mm×2mm(4A)管芯的计划产量为～50％。如图1进一步所示，对于具有相同整体缺陷密度的3.3mm×3.3mm(10A)管芯，产量下降到小于20％。50A管芯的产量为～1％。
获得高产量大面积器件的一种常规技术是选择性的在无缺陷的位置或无微管区(MFA)放置器件。在图2中示出了这种识别出的位置。MFA方法一般需要为每个晶片设置单独的掩模，并且在要求为每个晶片定制位置图的方面来说是极其单调乏味的。此外，MFA方法仅考虑把微管作为要避免的缺陷，但是，其它缺陷也可能引起器件失效。因此，使用MFA方法不能保证高产量。
即使随着材料技术的飞速进步，预计使用上述技术在单个管芯中实现50到100A器件的低成本地制造仍然要花费相当长的时间。
发明概述本发明的实施例提供碳化硅器件以及通过至少在以预定图形制造的碳化硅晶片的一部分上组合多个相同类型的碳化硅器件并利用步进器掩模(stepper mask)选择性的互连通过电测试的那些器件制造碳化硅器件的方法。同一个步进器掩模可用于该多个碳化硅器件中的每一个。因此，在本发明的特定实施例中，对应于该多个碳化硅器件中的一个的步进器掩模被选择性地加到多个碳化硅二极管中识别为通过电测试的二极管上。对每个识别出的碳化硅器件施加步进器掩模。
在本发明的其他实施例中，碳化硅器件在碳化硅晶片的第一表面上具有第一接触。通过在碳化硅器件上形成钝化层覆盖第一接触，在钝化层中对应于多个碳化硅器件中被识别出的器件的第一接触形成开口，并且通过利用步进器掩模打出穿过钝化层的过孔选择性形成的开口电连接第一接触，来选择性的互连第一接触。
在本发明另外的实施例中，选择器件尺寸，以在碳化硅中提供预计的器件产量，以便在含有多个碳化硅器件的碳化硅晶片的区域中有足够数量的器件通过电测试，从而提供具有选择的工作容量的碳化硅器件。在该实施例中，形成多个同样类型的碳化硅器件，以提供选择的器件尺寸的碳化硅器件。
在本发明的又一些实施例中，碳化硅器件是垂直碳化硅二极管。在这种情况下，碳化硅二极管具有共同连接的第二接触。此外，通过电测试碳化硅二极管的反偏阻挡电压来确定碳化硅二极管的反偏阻挡电压是否超过预定电压值，来电测试碳化硅器件。
在本发明的特定实施例中，在碳化硅晶片上的多个管芯中提供多个碳化硅器件。在这些实施例中，碳化硅晶片被切割以提供多个芯片。则芯片将具有多个选择性互连的碳化硅器件。
在本发明的其他实施例中，多个碳化硅器件分布在碳化硅晶片上。在该实施例中，利用重叠的焊盘，通过选择性的互连足够数量的碳化硅器件提供选择性互连的器件，从而提供所需要的工作特性。根据所需要的工作特性以及产生具有所需工作特性的碳化硅器件需要的碳化硅器件的数量选择重叠焊盘的尺寸。
在本发明的再一些实施例中，碳化硅器件在碳化硅晶片的第一表面上具有第二接触。在这种情况下，也可以选择性地互连识别出的碳化硅器件中的第二接触。此外，在碳化硅器件为在碳化硅晶片的与第一表面相对的第二表面上具有第三接触的垂直碳化硅器件的情况下，碳化硅器件的第三接触也可以并联连接。可以通过共同连接每个碳化硅器件的第三接触来提供第三接触的这种互连。
在本发明另外的实施例中，通过在碳化硅器件上形成钝化层覆盖第一接触，在钝化层中对应于多个碳化硅器件中被识别出的器件的第一接触形成开口，在钝化层中对应于多个碳化硅器件中被识别出的器件的第二接触形成开口，通过选择性形成的开口电连接第一接触，并且通过选择性形成的开口电连接第二接触，来提供时第一接触的选择互连和对第二接触的选择互连。在这种实施例中，通过将对应于多个碳化硅器件中的一个的步进器掩模施加到多个碳化硅器件中被识别出的器件，在钝化层中对应于多个碳化硅器件中被识别出的器件的第一接触形成开口并在钝化层中对应于多个碳化硅器件中被识别出的器件的第二接触形成开口。为每个识别出的碳化硅器件应用步进器掩模。
此外，通过用第一互连金属化电连接第一接触并用第二互连金属化电连接第二接触提供电连接第一接触和电连接第二接触。在该实施例中，在第一互连金属化和第二互连金属化上也可以形成绝缘层。利用步进器掩模在对应于第一互连金属化的绝缘体中形成至少一个开口，并且在绝缘层上形成第一接触焊盘，其通过在对应于第一互连金属化的绝缘层中的该至少一个开口接触第一互连金属化。在对应于第二互连金属化的绝缘体中形成至少一个开口，并且在绝缘层上形成的第二接触焊盘，其通过在对应于第二互连金属化的绝缘体中的该至少一个开口接触第二互连金属化。
在本发明的特定实施例中，碳化硅器件为金属氧化物半导体场效应晶体管(MOSFET)、金属半导体场效应晶体管(MESFET)、结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)和/或双极结晶体管(BJT)。
附图简介图1是碳化硅器件的产量曲线；图2是用于在碳化硅晶片的减少缺陷的区域中定位器件的缺陷图；图3是根据本发明的实施例的碳化硅二极管的顶视图；图4是根据本发明的实施例的示例性碳化硅二极管沿图3的4-4’线的剖面图；图5是根据本发明的实施例的操作的流程图；图6是根据本发明的替代实施例的碳化硅二极管的顶视图；图7是根据本发明的实施例具有多个适于测试碳化硅器件的多个碳化硅器件的碳化硅管芯的顶视图；图8是根据本发明的实施例的碳化硅管芯的顶视图，表示已经通过电测试的多个碳化硅器件；图9是根据本发明的实施例的碳化硅管芯的顶视图，说明已经通过电测试的碳化硅器件的选择互连；图10是根据本发明的实施例具有多个选择互连的碳化硅器件的碳化硅器件的顶视图；以及图11是根据本发明的实施例的碳化硅器件的剖面图。
优选实施例的详细介绍下文中参考附图更全面地介绍本发明，附图中示出了本发明的优选实施例。但是，本发明可以采用多种不同的形式实施，并且不应当理解为由这里所述的实施例来限制。相反，提供这些实施例是为了彻底、完全、充分地向本领域的技术人员传达本发明的范围。在附图中，为了表示清楚，夸大了层和区的厚度。相同的数字表示相同的元件。应当理解，当说一个元件，例如，层、区或衬底，在或延伸在另一个元件“上”时，它可以直接或间接在或延伸在另一个元件上，或者两者之间还存在插入元件。相反，当说一个元件“直接”在或延伸在另一个元件“上”时，则两者之间没有插入元件。此外，在这里介绍和示出的每个实施例还包括其互补导电类型的实施例。
现在参考附图，图3、4和6到10是根据本发明的碳化硅器件的各种实施例的局部顶视图和剖面图。根据本发明的实施例的碳化硅器件可以由具有3C、2H、4H、6H和15R的多型的碳化硅形成。在所示的实施例中，n+和n-区以及p+和p-区用“+”和“-”以本领域的普通技术人员容易理解的方式分别表示同一种材料的不同掺杂浓度。P型碳化硅最好用铝或硼掺杂，n型碳化硅最好用氮或磷掺杂。
本发明的实施例提供大量较小的碳化硅器件并联连接的碳化硅器件。可以提供并电测试多个碳化硅器件，从而“好的”单元可以定义为通过电测试的单元，例如，在正向(阳极到阴极)阻挡(block)特定电压。坏的单元不能通过电测试，例如，由于在材料中的缺陷、工艺问题和/或其它缺陷引起的没有阻挡特定电压。好的单元可以通过本领域的技术人员所知的电测试的手段来选择。
好的单元可以通过穿过绝缘层的选择性的开口过孔而选择性地连接，以允许到好的单元的接触的连接，同时保留在坏的单元处的绝缘层。具体地，使用步进器掩模的光刻工艺可以用来通过只暴露好的单元，从而去掉好的单元的接触区上的掩模，并且在坏的单元的接触区上仍然覆盖掩模，而只连接好的单元。或者每个单元可以在步进器掩模应用之前连接，并且通过使用步进器掩模断开坏的单元。因此，这里所用的术语“选择性地连接”是指最初断开随后连接的器件以及最初连接随后断开的器件。
在图3和4中示出了多个二极管的选中单元的这种互连。图3是根据本发明的实施例的具有多个适于制造具有多个选择性互连的碳化硅器件例如二极管的两端碳化硅器件的管芯12的晶片10的顶视图。图4是沿图3中的4-4’线的管芯12的剖面图。图3和4示出了在晶片、晶片的一部分或者多个晶片上提供多个碳化硅二极管的本发明的实施例。如图3所示，晶片10具有多个管芯12，每个管芯12包括多个碳化硅二极管14和16。每个碳化硅二极管14和16可以通过，例如，台面边缘端接、结型端接扩展等边缘端接。例如，碳化硅二极管14和16具有如在2000年11月28日申请的标题为“EPITAXIAL EDGETERMINATION FOR SILICON CARBIDE SCHOTTKY DEVICES AND METHODSOF FABRICATING SILICON CARBIDE DEVICES INCORPORATING SAME”的共同受让的美国专利申请序列号09/723,710中所介绍的，其公开在这里作为参考引入，就好像在这里进行了全面的阐述。二极管14和16的边缘端接可以在管芯12中的二极管之间提供隔离，从而使具有对其电特性有不利影响的缺陷的二极管与没有这种缺陷的二极管隔离。
电测试碳化硅二极管14和16，以确定二极管是否通过，例如阻挡电压测试或者评估二极管的电特性的其它电测试等测试。同样，电测试也可以包括“老化(burn in)”或其它可靠性测试。在图3中，通过电测试的二极管14用阴影表示，没有通过测试的二极管16没有阴影。然后，通过电测试的二极管14并联互连，而没有通过电测试的二极管16不被互连。
最好，多个二极管14和16排列在管芯12上，并且管芯12以预定的图形排列在晶片10上。该图形不需要考虑在碳化硅晶片10中的缺陷，并且从晶片到晶片可以采用相同的图形。但是，该预定的图形最好允许在形成互连结构之前通过探针或者本领域的技术人员已知的其它在原位的电测试过程电测试在管芯中的二极管，选择性互连通过电测试的二极管。
图4是沿图3中的4-4’线的管芯12的剖面图，碳化硅二极管为肖特基二极管。虽然在图4中所示的二极管为肖特基二极管，但是本领域的技术人员应当理解，在本发明的实施例中也可以利用其它类型的二极管，例如“pn”结二极管、结型势垒肖特基(JBS)二极管等。因此，提供在图4中所示的二极管的结构只是为了说明的目的，并且本发明不应当仅限于这种结构构成。例如，也可以采用上面提到的美国专利申请序列号09/723,710的二极管，同时仍能够从本发明的示教中得到好处。
如图4所示，多个碳化硅二极管包括n+碳化硅衬底30、在衬底30上的碳化硅的n+外延层32以及在n+外延层32上的碳化硅的n-外延层34。在n-外延层34上提供肖特基接触36。在与碳化硅层32相对的碳化硅衬底30上提供第二欧姆接触40。如图4所示，二极管是台面边缘端接的，从而台面的侧壁42基本扩展到或进入衬底30中。或者，除了台面边缘端接以外，也可以采用护圈或其它类型的边缘端接。
在二极管上提供绝缘层18，并且选择性地提供穿过绝缘层18到通过电测试的二极管的接触36的过孔44。通过选择性蚀刻或选择性地生长提供过孔44。例如，为二极管14的接触36提供过孔44，但不为二极管16的接触36提供过孔。在过孔44中提供互连金属20，例如，钛、铂、金、铝、铜、银或其组合，从而仅对选中的二极管进行电连接。绝缘层可以为SiO2、Si3N4、氧化物-氮化物-氧化物、氮氧化物等。例如，在2001年6月11日申请的标题为“HIGH VOLTAGE，HIGHTEMPERATURE CAPACITOR STRUCTURES AND METHODS OF FABRICATINGSAME”的共同受让的美国专利申请序列号09/878,442中公开了合适的绝缘层，其公开在这里作为参考引入，就好像在这里进行了全面的阐述。
现在参考图5介绍本发明的实施例，图5示出了根据本发明的实施例的操作的流程图。如图5所示，选择在晶片的至少一部分上提供足够的碳化硅器件的器件尺寸，以提供所需的器件特性，例如，所需的电流处理能力(块50)。例如，通过确定在碳化硅晶片的该部分上可以提供多少给定尺寸的彼此隔离的器件以及与这种器件相关的百分比产量的大小来确定该器件尺寸。然后确定在碳化硅晶片的该部分上是否有足够数量的器件预计会有满足要求的质量，从而提供所需数量的并联互连的器件，以提供所需的操作特性(例如，电流处理能力)。
用提供的接触制造选定尺寸的器件，从而允许测试在晶片上的器件(块52)。利用暴露出来的接触测试器件(块54)，并且选择通过电测试的器件进行互连(块56)。在晶片的该部分上所有器件的暴露出来的接触上形成绝缘层(块58)。然后穿过对应于选中的器件的绝缘层形成过孔(块60)，并在过孔中以及绝缘层上形成互连金属，然后构图以连接选中的器件(块62)。或者，提供选择性生长的绝缘层，以隔离非选中的器件。二极管在器件的一侧具有公共接触，在器件的另一侧具有用于每个器件的分离的接触。
作为上述操作的例子，上述器件可以以预定的图形放在碳化硅晶片上，以提供器件的一个或多个管芯。通过利用预定图形，可以利用自动电测试设备测试器件。好的单元的映像可以电传送到步进器。然后用厚的钝化层，例如，SiO2和Si3N4，涂覆晶片。该钝化层应当足够厚，以阻挡好的单元的击穿电压。接着，使用含有用于单个单元的“过孔层”掩模的步进器掩模在通过电测试识别的好的单元上形成过孔。相同的过孔层掩模可以通过利用好的器件的映像依次形成过孔，用来为所有好的器件形成过孔。然后，通过淀积重叠金属连接好的器件。该重叠金属并联连接好的单元，同时通过厚钝化层隔离坏的单元。应当注意，本发明的方法可大程度地按比例缩放。例如，整个晶片可用作单个部件，或者晶片的不同尺寸的部分可以用作管芯，该管芯可被切割以提供具有多个互连器件的相应芯片。复合器件的额定电流通常由切割的芯片的尺寸确定。
或者，除了在碳化硅晶片上的管芯上提供器件以外，器件可以分布在晶片上或者晶片的一部分上，以及通过二极管之间的间隔或者通过未使用的二极管的切割分离的芯片上。在图6中示出了这种“二极管海(sea of diodes)”。如图6所示，多个二极管70分布在碳化硅晶片上。好的二极管用阴影表示，坏的二极管没有用阴影表示。可以使用不同尺寸的重叠焊盘互连好的二极管。因此，例如，如果需要特定电流容量的器件，可以采用由线72表示的重叠焊盘。如果需要更高的电流承受能力，可以采用由线74表示的重叠焊盘。最后，如果需要再高的电流承受能力，可以来用由线76表示的重叠焊盘。重叠焊盘的尺寸可以根据电测试得到的好的二极管的示意图确定。此外，在单个晶片上可以提供多个重叠焊盘，从而由该晶片可以提供多个二极管。因此，例如，如果需要100A的二极管，在单个晶片中可以使用不同尺寸的多个重叠焊盘，以提供由每个重叠焊盘连接的足够数量的好的二极管，从而所有的最终器件满足100A的标准。
图7到11示出了本发明的实施例，其中根据多个碳化硅开关中各个开关的电特性选择性地并联多个碳化硅开关。如图7所示，在碳化硅晶片上的管芯500具有多个碳化硅开关520。以具有作为漏极接触的公共“背侧”接触和两个“顶侧”接触，源极接触540和栅极接触560的垂直器件示出了碳化硅开关520。参考碳化硅二极管，如上所述测试碳化硅开关520，以识别具有预定电特性的器件。如在二极管的上述介绍中所述，最好碳化硅开关520分别是边缘端接的，以使器件彼此隔离。上面结合碳化硅二极管已经介绍了合适的边缘端接技术，并且在上面所述的碳化硅器件的美国专利中进行了介绍，其公开作为参考引入，就好像在这里进行了全面的说明。
识别通过电测试的器件，并且产生这些好的器件的“映像”，以允许选择性地互连好的器件。图8示出了标记为“好”的通过电测试的器件600和标记为“坏”的未通过电测试的器件620。在识别好器件600和坏器件620的电测试之后，在所有器件上形成如上所述厚绝缘层。图9示出了好器件600的选择性的互连。穿过绝缘层选择性地形成源极接触540的第一过孔740和栅极接触560的第二过孔760。通过步进器掩模选择性地形成这种过孔740和760，该步进器掩模包括反复加到好的器件600的管芯500的区域的用于单个器件的过孔掩模。在绝缘层上和过孔中形成金属层，以接触在下面的器件接触，并且构图金属层，从而提供栅极互连层720和源极互连层700。可以利用图9中示出的交叉指状结构以选择性地互连好器件的栅极接触和好器件的源极接触，同时保持与坏器件的隔离。
图10示出了用于栅极和源极互连层700和720的栅极和源极焊盘的形成。在互连层700和720上提供另一个绝缘层并对应于互连层700和720在该绝缘层中开口过孔840和860。在绝缘层上以及过孔中形成金属层，以接触在下面的栅极互连层720和源极互连层700，并且构图金属层，以提供源极焊盘800和栅极焊盘820。
图11是根据本发明的实施例的示例性器件的剖面图。如图11所示，选择性地并联连接多个碳化硅器件90、92和94。碳化硅器件90、92和94包括其中具有p型区100的碳化硅衬底102。以p型区100提供n+区98，在n+区98中提供p+区96。每个区96、98和100为碳化硅，并且可利用常规碳化硅制造技术提供。在p+区96和n+区98上提供源极接触106。在p型区100和n+区98上提供栅极氧化物108，并且在栅极氧化物108上提供栅极接触110。在衬底102上提供公共漏极接触104。如图11所示，器件90、92和94为台面边缘端接，以使器件彼此隔离。在2001年7月21日申请的标题为“SILICON CARBIDEMETAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTORS HAVING ASHORTING CHANNEL AND METHODS OF FABRICATING SILICON CARBIDEMETAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTORS HAVING ASHORTING CHANNEL”的美国专利申请序列号09/911,995中介绍了例如上述的器件制造，其公开作为参考引入，就好像在这里进行了全面的说明。
如图11所示，在器件上提供第一绝缘层112，并且在第一绝缘层112中形成过孔116，以暴露出器件90、92和94的栅极接触110。由图11中的虚线示出第一绝缘层112。还形成过孔以暴露出器件90、92和94的源极接触106，并且提供源极接触118。在电测试器件90、92和94之后，在第一绝缘层和源极接触118上形成第二绝缘层120。穿过第二绝缘层120提供过孔124，以暴露出通过电测试的器件90和94的源极接触118的至少一部分，穿过第二绝缘层120和第一绝缘层112提供过孔122，以暴露出器件90和94的栅极接触110的至少一部分。可以如上所述利用步进器掩模或其它这种光刻技术提供过孔122和124。用金属化填充过孔122和124，并且构图金属化以提供栅极互连层126和源极互连层128。由此，选择性地互连通过电测试的器件90和94，并且将没有通过电测试的器件92与其它器件隔离。
在图11所示的本发明的实施例中，还为源极和漏极接触提供接触焊盘。虽然在图11中仅示出了这种接触焊盘中的一个，但是在沿入出所示平面的方向延伸的图的第三维中可以提供第二接触焊盘。因此，如图11所示，在栅极互连层126、源极互连层128和第二绝缘层120上提供第三绝缘层136。在第三绝缘层136中形成过孔130，以暴露出栅极互连层126的至少一部分，在第三绝缘层136中形成过孔132，以暴露出源极互连层128的至少一部分。提供穿过过孔130和132的金属化，为公共连接的器件90和94分别提供栅极接触焊盘134和源极接触焊盘(未示出)。
作为本发明的实施例的例子，根据图1，对于整体缺陷密度为20cm-2的2mm×2mm的单元尺寸将具有～50％的产量。每个单元具有600-2000V、在100A/cm2为4A的额定值。假设相邻单元之间的间隔为0.4mm，在80％可用面积的50mm晶片上可以提供大约324个单元。在每16个单元的芯片中能够提供大约8个好的单元。因此，每个芯片的预计容量为600-2000V、32A。预计由单个晶片上可以得到20个这样的芯片。相反，如果制造具有600-2000V、32A容量的相应的单个器件，则每个晶片的产量大约为～2.5％-约一个器件。
虽然参考在图3到11中所示的特定结构介绍了本发明，但是，正如根据本公开的启示本领域的技术人员所理解的，对于该结构可以进行各种修改同时由本发明的示教所得到的好处。例如，可以提供横向器件，在器件的一侧提供两个、三个或者更多个端子。同样，除了这里所介绍的器件，还可以提供例如在上面的参考专利中所介绍的器件或者其它碳化硅器件。因此，本发明不应当被解释为限于上述特定结构或器件。
此外，虽然用步进器掩模光刻工艺介绍了本发明，但是，正如根据本公开的启示本领域的技术人员所理解的，也可以采用其它光刻或构图技术仅选择性地互连通过电测试的器件。例如，可以采用剥离或其它技术仅为通过电测试的器件提供过孔。
在附图和说明书中，公开了本发明的典型的优选实施例，并且虽然采用了特定术语，但是它们仅仅是概括性的和描述性的，而不是为了限制，在随后的权利要求书中阐述本发明的范围。
权利要求
1.一种碳化硅器件的制造方法，包括以预定图形在碳化硅晶片的至少一部分上形成多个相同类型的碳化硅器件，该碳化硅器件在碳化硅晶片的第一表面上具有相应的第一接触；电测试该多个碳化硅器件，以识别该多个碳化硅器件中通过电测试的碳化硅器件；以及通过选择性地施加步进器掩模从而在该多个碳化硅器件中识别出的碳化硅器件之间提供互连，来选择性地互连多个碳化硅器件中识别出的碳化硅器件的第一接触。
2.根据权利要求1的方法，其中选择性地互连第一接触包括在碳化硅器件上形成钝化层，覆盖第一接触；对对应于该多个碳化硅器件中识别出的碳化硅器件的第一接触的钝化层的区域选择性地施加步进器掩模，从而在对应于多个碳化硅器件中识别出的碳化硅器件的第一接触的钝化层中选择性地形成开口；以及通过选择性形成的开口电连接第一接触。
3.根据权利要求1的方法，还包括选择器件尺寸的步骤，以提供碳化硅器件的预计产量，从而在含有多个碳化硅器件的碳化硅晶片的区域中有足够数量的器件通过电测试，以提供具有选定的工作容量的碳化硅器件；以及其中形成多个相同类型的碳化硅器件的步骤包括形成选定器件尺寸的多个相同类型的碳化硅器件。
4.根据权利要求2的方法，其中碳化硅器件包括垂直碳化硅二极管，识别出的碳化硅器件为识别出的碳化硅二极管，该方法还包括共同连接碳化硅二极管的第二接触的步骤。
5.根据权利要求4的方法，其中电测试步骤包括电测试该多个碳化硅二极管的碳化硅二极管的反偏阻挡电压的步骤，以确定碳化硅二极管的反偏阻挡电压是否超过预定电压值。
6.根据权利要求5的方法，其中选择性地施加步进器掩模的步骤包括以下步骤将对应于该多个碳化硅二极管中的一个的步进器掩模施加到该多个碳化硅二极管中识别出的碳化硅二极管；以及对每个识别出的碳化硅二极管重复施加步进器掩模的步骤。
7.根据权利要求1的方法，其中在碳化硅晶片上的多个管芯中提供该多个碳化硅器件，该方法还包括将碳化硅晶片切割，以提供对应于该多个管芯的多个芯片，该多个芯片中的芯片具有多个选择性互连的碳化硅器件。
8.根据权利要求1的方法，其中在碳化硅晶片上分布多个碳化硅器件，并且其中选择性互连的步骤包括利用重叠焊盘选择性互连足够数量的碳化硅器件，以提供所需的工作特性，根据所需的工作特性和产生具有所希望工作特性的碳化硅器件所需的碳化硅器件的数量选择重叠焊盘的尺寸。
9.根据权利要求8的方法，还包括在晶片上形成多个重叠焊盘的步骤，根据在对应于通过电测试的重叠焊盘的晶片的区域中碳化硅器件的数量，重叠焊盘具有不同的尺寸，从而提供具有所需工作特性的多个碳化硅器件。
10.根据权利要求1的方法，其中碳化硅器件包括在碳化硅晶片的第一表面上具有第二接触的碳化硅器件，该方法还包括利用步进器掩模选择性地互连碳化硅器件中识别的碳化硅器件的第二接触的步骤。
11.根据权利要求10的方法，其中碳化硅器件是在碳化硅晶片的与第一表面相对的第二表面上具有第三接触的垂直碳化硅器件，该方法还包括并联连接碳化硅器件的第三接触。
12.根据权利要求10的方法，其中选择性地互连第一接触和选择性地互连碳化硅器件中识别出的碳化硅器件的第二接触的步骤包括在碳化硅器件上形成钝化层，覆盖第一接触；利用第一步进器掩模在对应于该多个碳化硅器件中识别出的碳化硅器件的第一接触的钝化层中选择性地形成开口；利用该步进器掩模在对应于该多个碳化硅器件中识别出的碳化硅器件的第二接触的钝化层中选择性地形成开口；通过选择性形成的开口电连接第一接触；以及通过选择性形成的开口电连接第二接触。
13.根据权利要求12的方法，其中在对应于该多个碳化硅器件中识别出的碳化硅器件的第一接触的钝化层中选择性地形成开口以及在对应于该多个碳化硅器件中识别出的碳化硅器件的第二接触的钝化层中选择性地形成开口包括以下步骤将对应于该多个碳化硅器件中的一个的步进器掩模施加到该多个碳化硅器件中识别出的碳化硅器件上；以及对每个识别出的碳化硅器件重复施加步进器掩模的步骤。
14.根据权利要求12的方法，其中电连接第一接触和电连接第二接触的步骤包括用第一互连金属化电连接第一接触和用第二互连金属化电连接第二接触，该方法还包括以下步骤在第一互连金属化和第二互连金属化上形成绝缘层；利用步进器掩模在对应于第一互连金属化的绝缘体中形成至少一个开口；在绝缘层上形成第一接触焊盘，其通过在对应于第一互连金属化的绝缘体中的至少一个开口接触第一互连金属化；利用步进器掩模在对应于第二互连金属化的绝缘体中形成至少一个开口；以及在绝缘层上形成第二接触焊盘，其通过在对应于第二互连金属化的绝缘体中的至少一个开口接触第二互连金属化。
15.根据权利要求10的方法，其中碳化硅器件包括金属氧化物半导体场效应晶体管(MOSFET)、金属半导体场效应晶体管(MESFET)、结型场效应晶体管(JFET)、绝缘栅双极型晶体管(IGBT)和双极结型晶体管(BJT)中的至少一种。
全文摘要
通过在碳化硅晶片的至少一部分上以预定的图形形成多个相同类型的碳化硅器件制造碳化硅器件。在碳化硅晶片的第一表面上碳化硅器件具有相应的第一接触。电测试多个碳化硅器件，以识别多个碳化硅器件中通过电测试的碳化硅器件。然后选择性的互连碳化硅器件中识别出的碳化硅器件的第一接触。还提供具有多个选择性连接的相同类型的碳化硅器件的器件。
文档编号H01L27/04GK1605124SQ02825276
公开日2005年4月6日 申请日期2002年9月19日 优先权日2001年10月17日
发明者柳世衡, A·阿加瓦尔, C·卡佩尔, J·W·帕尔穆尔 申请人:克里公司