专利名称：凸块制作工艺及结构的制作方法
技术领域：
本发明是有关一种凸块(bump)制作工艺及结构，特别是关于一种平坦化凸块的制作工艺及结构。
背景技术：
打线接合(wire bonding)、卷带自动接合(Tap Automatic Bonding；TAB)与覆晶(flip chip)接合是集成电路(IC)封装的典型技术。一般而言，打线接合应用在约300个接点以下的低密度连线封装，TAB应用的高连线密度封装达到约600个接点，覆晶接合提供600个以上接点的更高连线密度封装。使用覆晶接合的封装必须先在IC的接合垫(bonding pad)上成长凸块，以便在芯片贴合玻璃(Chip On Glass；COG)、芯片贴合电路板(ChipOn Board；COB)、芯片贴合膜片(Chip On Film；COF)或其它封装程序中进行压合。为降低电信干扰、增加黏着性及导电性，一般凸块多采用金的材质，这使得凸块的制作昂贵且困难，因此凸块制作工艺与结构成为封装技术改良的重要课题。另一方面，封装的密度及性能表现也限制了芯片的尺寸及性能表现。当IC不断地微缩，如果封装的密度及性能表现无法跟着提高，例如凸块的尺寸及节距受到局限，或者凸块的传导性能不够好，那么封装将成为芯片尺寸进一步缩小的瓶颈。
图1显示已知的金凸块结构10，在基板12上的接合垫14被护层16覆盖一部分，凸块底层金属(Under-Bump Metallization；UBM)18在接合垫14露出的接触面及护层16上，金膜20与金凸块22在UBM 18上。典型地，接合垫14的材质为铝，护层16包含一层二氧化硅24及一层氮化硅26、UBM18为钛及钨的叠层。金膜20以溅镀法制作，其结晶粒子较细密，可增加金凸块22与UBM18之间的黏着力，金凸块22以电镀法制作，其结晶粒子较大，硬度较高。由于护层16在接合垫14边缘形成的阶梯28，凸块22的上表面边缘也跟着形成阶梯30。因此只有中心的凹陷区域32成为在压合时的有效区域，此上表面的粗糙度h约为2μm。如果要得到足够大的有效区域32，接合垫14必须较大，如果只增加凸块22的宽度，如图2所示，由于凸块22的上表面不平坦，增加的区域34仍然是无效区域，有效区域32的尺寸并无改变。图3显示在基底12上有多个凸块22的情况，接合垫14的宽度为w1，凸块间隙为g，凸块节距为p，凸块22的宽度w2不大于接合垫14的宽度w1，因此，有效区域32与接合垫14比较起来是非常小的。为增加有效区域32，要求接合垫14较大，因此芯片的接点密度较低，芯片的尺寸也无法缩小。大的接合垫14也导致大的凸块节距p，如果凸块间隙g不变，要提高接点密度唯有缩小接合垫14，但是缩小接合垫14将造成有效区域32缩小，因此已知技术有无法克服的困难。
已知的凸块制作工艺如图4A至4E所示。在图4A中，沉积厚度约1.2μm的护层16覆盖在基板12的接合垫14上。在图4B中，蚀刻护层16形成开口36以暴露接合垫14，于是在接合垫14的边缘也跟着形成阶梯38，当护层16的厚度越厚，阶梯38的高度就越高，开口36就越深。在图4C中，沉积厚度约800埃的钛/钨作为UBM18，以及沉积厚度约800埃的金膜20，由于阶梯38的缘故，随之形成的阶梯40更宽，当UBM18的厚度越厚，凹陷42的宽度就越窄。图案化UBM18与金膜20后如图4D所示。在图4E中，从金膜20成长厚度约17μm的金凸块22。从前述工艺中显示出，阶梯38是无法避免的。因此最终必定得到较小面积的有效区域32，而且护层16越厚，粗糙度h就越大，UBM18越厚，有效区域32就越小。虽然IC工艺可将元件尺寸缩小，但是后段的封装技术却跟不上元件尺寸微缩的速度，因而限制了芯片的最小尺寸。
已知的凸块结构在压合时也有缺点。参照图5的COG结构44，在压合凸块22至玻璃基板46上的导线48时，两者之间使用异方性导电膜(Anisotropic Conductive Film；ACF)50作为接口。ACF是一种含有导电粒子的胶状聚乙醯，其导电粒子在压合时受压迫而在压合方向上形成传导路径。由于凸块22的表面粗糙度约2μm，因此ACF50中的导电粒子52的粒径必须大于3μm才能在凸块22与导线48之间获得良好的传导。然而，粒径较大的导电粒子52导致在压合时被掳获在有效区域32内的数量较少，因此接触阻抗较大，压合后的导电品质较差。另一方面。在进行压合时，凸块间隙54内的导电粒子56因为粒径较大容易挤压变形而造成相邻凸块22之间发生短路与漏电，造成压合良率低。如果使用粒径较小的导电粒子52，则无法提供凸块22与导线48之间良好的连接，因此已知技术有无法克服的困难。随着IC尺寸的缩小与高脚数(I/O count)的需求，IC的接合垫14也缩小，有效区域32因而缩小，造成压合良率与压合后的导电品质降低。再者，覆晶封装的一项天生的缺点是凸块22边缘区域58的机械强度较弱，容易因为横向的拉扯而破裂。然而，要在凸块22表面得到较小的粗糙度h，必须减少阶梯28的高度，因此护层16的厚度较薄，如此机械强度较弱的缺点也无法克服。
因此，一种改良的凸块制作工艺及结构是人们所期待的。
发明内容
本发明的主要目的，在于提出一种平坦化凸块制作工艺及结构，以改善已知技术的种种缺点。
根据本发明，一种凸块制作工艺包括形成一具有一平坦化表面的护层以覆盖一基板上的一接合垫，形成一开口穿过该护层以暴露该接合垫的一接触面，以及形成一凸块在该接合垫的该接触面及该护层的该平坦化表面上。
根据本发明，一种凸块结构包括一具有一平坦化表面的护层覆盖一基板上的一接合垫的一部分，以及一凸块接触该接合垫未被该护层覆盖的接触面及该护层的该平坦化的表面。
较好的情况是，该护层包括硬度不同的多膜层堆叠。
较好的情况还有，该接触面具有一狭长形状。
由于该护层具有该平坦化表面的缘故，该接合垫可以缩小，该护层在该接合垫边缘区域的机械强度增加，在压合时，该凸块具有较大的有效区域，异方性导电膜的选择空间较大，凸块间隙内的短路及漏电机率降低，该凸块的压合良率及导电品质提高。
图1是已知金凸块结构的剖面图；图2是加大图1中的凸块22后的示意图；图3是在基底12上有多个凸块22的示意图；图4A至图4E是已知的凸块制作工艺；图5是已知的COG结构；图6A及图6B是本发明金凸块结构的剖面图；图7A及图7B是本发明金凸块结构的上视图；图8A至图8G是本发明金凸块制作工艺的第一实施例；图9A至图9D是本发明金凸块制作工艺的第二实施例；图10是本发明的COG结构；以及图11是增加护层厚度的金凸块结构。
主要元件符号说明10金凸块结构12基板14接合垫16护层18凸块底层金属
20金膜22金凸块24二氧化硅26氮化硅28阶梯30阶梯32有效区域34无效区域36开口38阶梯40阶梯42凹陷44COG结构46玻璃基板48导线50异方性导电膜52导电粒子54凸块间隙56导电粒子58边缘区域60金凸块结构62接合垫64护层66金凸块68无效区域70有效区域
72接触面74接触面76膜层78平坦化表面80膜层82平坦化表面84开口86平坦化表面88GOG结构90异方性导电膜92导电粒子94凸块间隙96边缘区域98膜层具体实施方式
根据本发明，一种金凸块结构60如图6A及图6B所示，其上视图如图7A及图7B所示，图6A是在X方向上的剖面图、图6B是在Y方向上的剖面图。参照图6A及图6B，在凸块结构60中，具有平坦化表面的护层64覆盖在基板12的接合垫62上，UBM18及金膜20堆叠在接合垫62与护层64上，金凸块66在金膜20上。接合垫62的材质为铝、铝合金、或其他高度导电的金属或合金。护层64包括一或多层二氧化硅、氮化硅或其它抗化性强的材料或其组合，以保护其下方基板12内的电路。UBM18主要在保护接合垫62避免后续工艺中各种化学分子侵入接合垫62影响产品电性，同时提高金膜20与接合垫62之间的黏着性，在一实施例中，接合垫62为铝，UBM18包含钛和钨，钛在底层，与铝有良好的共结面，钨在上层，与金有良好的共结面。如图6A所示，接合垫62在X方向上的宽度w1x远小于已知的接合垫，凸块66在X方向上的宽度w2x也较小，因此凸块节距p可以大幅缩小。然而在Y方向上，如图6B所示，虽然接合垫62的宽度w1y也较已知的接合垫小，但是凸块66的宽度w2y远大于接合垫62的宽度w1y。因为接合垫62较小，所以凸块66上表面中心的凹陷区域68缩得更小，如果UBM18较厚的话，凹陷区域68可以完全消失。由于使用具有平坦化表面的护层64，因此凸块66上表面大部分为平坦化的区域70，可供作为压合时的有效区域。与已知的凸块结构10不同，凸块66的有效区域70是在上表面的周围，而非中心，也就是说，主要在护层64上方的区域。
图7A进一步显示凸块66与接合垫62的关系，为了比较，已知的凸块22与接合垫14也显示在图7A的右侧。在已知的凸块结构10中，接合垫14比凸块22大，凸块22为得到足够的有效区域，接合垫14不能缩小。而在本发明的凸块结构60中，凸块66可以比接合垫62大，因此接合垫62可以尽量缩小。在本发明的凸块结构60中，接合垫62露出供连接凸块66的接触面72具有狭长形状。而在已知的凸块结构10中。接合垫14露出供连接凸块22的接触面74在X与Y方向上的宽度接近。图7B是在基板12上形成高密度凸块66的示意图，凸块66呈狭长条状在Y方向上延伸。在X方向上，由于接合垫62可以缩小，因此凸块66可以更紧密地排列，如果要增加凸块66的平坦化区域70，可以通过增加其Y方向的宽度而达成。由于接合垫62可以缩小，因此在相同尺寸的IC中可以容纳更多的凸块66，提高IC的接点密度及脚数。
图8A至图8G是根据本发明的凸块制作工艺。在图8A中，沉积例如二氧化硅或氧化硅的膜层76约1000至1200埃覆盖基板12上的接合垫62。以例如化学机械研磨法回蚀刻膜层76至留下约600至800埃的厚度，因而使其具有平坦化表面78，如图8B所示。在图8C中，在膜层76上沉积例如氮化硅或氮氧化硅的膜层80约300至500埃，由于膜层76的平坦化表面78，膜层80也具有平坦化表面82。膜层76及80作为图6A中的护层64，较好的情况是，膜层80的材质比膜层76硬，较软的膜层76用来保护基板12及接合垫62的表面，较硬的膜层80用来抵抗外力。如图8D所示，蚀刻膜层80及76形成开口84从平坦化表面82穿过膜层80及76，暴露接合垫62的接触面72。在图8E中，以溅镀法沉积例如钛及钨约800埃作为UBM18在接合垫62的接触面72及膜层80的表面82上，以溅镀法沉积约800埃的金膜20在UBM18上。如图8F所示，图案化金膜20及UBM18。在图8G中，以电镀法从金膜20成长金凸块66约15至20μm。由于在先前的步骤中形成具有平坦化表面的护层76及80，因此凸块66上表面中心的凹陷68很小或没有凹陷，大部分为平坦化的区域70。
图9A至图9D是根据本发明的另一凸块制作工艺。在图9A中，连续沉积膜层76及80覆盖基板12上的接合垫62，较好的情况是，膜层80的材质比膜层76硬，较软的膜层76用来保护基板12及接合垫62的接触面，较硬的膜层80用来抵抗外力，例如，膜层76包含二氧化硅或氧化硅，厚度约200至800埃，膜层80包含氮化硅或氮氧化硅，厚度约300至500埃。在图9B中，以例如化学机械研磨法回蚀刻至膜层76及80的总厚度约600至1000埃的厚度，因而形成平坦化表面86。在图9C中，形成开口84暴露接合垫62的接触面72。在图9D中，以溅镀法沉积例如钛及钨约800埃作为UBM18在接合垫62的接触面72及平坦化表面86上，以溅镀法沉积约800埃的金膜20在UBM18上，图案化金膜20及UBM18，以电镀法从金膜20成长金凸块66约15至20μm。由于在先前的步骤中形成的平坦化表面86，因此凸块66上表面中心的凹陷68很小或没有凹陷，大部分为平坦化的区域70。
在本发明的凸块制作工艺中，因为使用具有平坦化表面的护层64，所以UBM18在该平坦化表面上的面积可以远大于在接触面72上的面积，得到很大的有效区域70，因此可以将接合垫62尽量缩小。
图10显示压合凸块66至玻璃基板46上的导线48的结构88，与已知的COG结构44不同，凸块66提供压合的有效区域是平坦化的区域70，由于没有表面粗糙度的问题，因此ACF90中的导电粒子92的粒径有较大的选择空间，例如1至5μm，即使使用粒径较小的导电粒子92依然可以获得良好的导电品质。因为有效区域是平坦化的区域70，其面积较大，因此在压合时有效区域70可以掳获较多的导电粒子92，如果使用粒径较小的导电粒子92，掳获的数量更多，导电品质更好。另一方面，如果使用粒径较小的导电粒子92，在凸块间隙94内的导电粒子92受挤压而发生短路或漏电的机率降低。再者，由于使用具有平坦化表面的护层64，因此凸块66边缘区域96的机械强度提高，较不易发生破裂。由于在凸块结构60中使用具有平坦化表面的护层64，因此其厚度不会受到局限，图11是一示例，护层64包含膜层76、80及98，膜层76及98使用二氧化硅或氧化硅，膜层80使用氮化硅或氮氧化硅，并且膜层76、80及98的总厚度提高至1.2μm以上，因此增加机械强度。
权利要求
1.一种凸块制作工艺，用来形成一凸块电性连接至在一基板上的一接合垫，其特征在于，该工艺包括下列步骤形成一具有一平坦化表面的护层以覆盖该接合垫；形成一开口穿过该护层以暴露该接合垫的一接触面；以及形成该凸块在该接合垫的该接触面及该护层的该平坦化表面上。
2.如权利要求1所述的凸块制作工艺，其特征在于，所述形成一具有一平坦化表面的护层的步骤包括下列步骤沉积一第一膜层覆盖在该接合垫上；平坦化该第一膜层的一表面；以及沉积一第二膜层在该第一膜层上。
3.如权利要求2所述的凸块制作工艺，其特征在于，所述第二膜层包括至少一层材料较该第一膜层硬。
4.如权利要求2所述的凸块制作工艺，其特征在于，所述第一膜层包括二氧化硅或氧化硅，该第二膜层包括氮化硅或氮氧化硅。
5.如权利要求2所述的凸块制作工艺，其特征在于，所述第一膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮氧化硅与二氧化硅或氧化硅的叠层。
6.如权利要求2所述的凸块制作工艺，其特征在于，所述平坦化该第一膜层的一表面的步骤包括回蚀刻该第一膜层。
7.如权利要求6所述的凸块制作工艺，其特征在于，所述回蚀刻该第一膜层的步骤包括化学机械研磨该第一膜层。
8.如权利要求1所述的凸块制作工艺，其特征在于，所述形成一具有一平坦化表面的护层的步骤包括下列步骤沉积一叠层覆盖在该接合垫上；以及平坦化该叠层的一表面。
9.如权利要求8所述的凸块制作工艺，其特征在于，所述叠层包括一第一膜层；以及一第二膜层在该所述第一膜层上，该第二膜层较该第一膜层硬。
10.如权利要求9所述的凸块制作工艺，其特征在于，所述第一膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮氧化硅。
11.如权利要求8所述的凸块制作工艺，其特征在于，所述叠层包括一第一膜层；一第二膜层在该第一膜层上，该第二膜层较该第一膜层硬；以及一第三膜层在该第二膜层上，该第三膜层较该第二膜层软。
12.如权利要求11所述的凸块制作工艺，其特征在于，所述第一及第三膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮氧化硅。
13.如权利要求8所述的凸块制作工艺，其特征在于，所述平坦化该叠层的一表面的步骤包括回蚀刻该叠层。
14.如权利要求13所述的凸块制作工艺，其特征在于，所述回蚀刻该叠层的步骤包括化学机械研磨该叠层。
15.如权利要求1所述的凸块制作工艺，其特征在于，所述开口在该接合垫的该接触面上具有一狭长形状。
16.如权利要求1所述的凸块制作工艺，其特征在于，所述形成该凸块在该接合垫的该接触面及该护层的该平坦化表面上的步骤包括下列步骤形成一凸块底层金属在该接合垫的该接触面上具有一第一面积及在该护层的该平坦化表面上具有一第二面积，该第二面积大于该第一面积；以及形成一导电凸块接触该凸块底层金属。
17.如权利要求16所述的凸块制作工艺，其特征在于，所述形成一导电凸块接触该凸块底层金属的步骤包括下列步骤溅镀一金膜在该凸块底层金属上；以及从该金膜成长一金凸块。
18.如权利要求1所述的凸块制作工艺，其特征在于，所述形成该凸块在该接合垫的该接触面及该护层的该平坦化表面上的步骤包括下列步骤形成一凸块底层金属在该接合垫的该接触面及该护层的该平坦化表面上；以及形成一导电凸块接触该凸块底层金属，该导电凸块在相对于该凸块底层金属的另一侧具有一平坦化的表面。
19.如权利要求18所述的凸块制作工艺，其特征在于，所述形成一导电凸块接触该凸块底层金属的步骤包括下列步骤溅镀一金膜在该凸块底层金属上；以及从该金膜成长一金凸块。
20.如权利要求1所述的凸块制作工艺，其特征在于，所述导电凸块的面积大于该接合垫的面积。
21.一种凸块结构，用来电性连接至在一基板上的一接合垫，其特征在于，该凸块结构包括一具有一平坦化表面的护层覆盖该接合垫的一部分；以及一凸块接触该接合垫未被该护层覆盖的接触面及该护层的该平坦化的表面。
22.如权利要求21所述的凸块结构，其特征在于，所述护层包括一具有一平坦化表面的第一膜层；以及一第二膜层在该第一膜层上。
23.如权利要求22所述的凸块结构，其特征在于，所述第二膜层包括至少一层材料较该第一膜层硬。
24.如权利要求22所述的凸块结构，其特征在于，所述第一膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮氧化硅。
25.如权利要求22所述的凸块结构，其特征在于，所述第一膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮气化硅与二氧化硅或氧化硅的叠层。
26.如权利要求21所述的凸块结构，其特征在于，所述护层包括一第一膜层；以及一具有该平坦化表面的第二膜层在该第一膜层上。
27.如权利要求26所述的凸块结构，其特征在于，所述第二膜层包括至少一层材料较该第一膜层硬。
28.如权利要求26所述的凸块结构，其特征在于，所述第一膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮氧化硅。
29.如权利要求26所述的凸块结构，其特征在于，所述第一膜层包括二氧化硅或氧化硅，所述第二膜层包括氮化硅或氮氧化硅与二氧化硅或氧化硅的叠层。
30.如权利要求21所述的凸块结构，其特征在于，所述护层包括二膜层夹一较该二膜层硬的膜层。
31.如权利要求21所述的凸块结构，其特征在于，所述接合垫未被该护层覆盖的该接触面具有一狭长形状。
32.如权利要求21所述的凸块结构，其特征在于，所述凸块包括一凸块底层金属在该接合垫的未被该护层覆盖的该接触面上具有一第一面积及在该护层的该平坦化的表面上具有一第二面积，该第二面积大于该第一面积；以及一导电凸块在该凸块底层金属上。
33.如权利要求32所述的凸块结构，其特征在于，所述导电凸块包括一金膜在该凸块底层金属上；以及一金凸块在该金膜上。
34.如权利要求21所述的凸块结构，其特征在于，所述凸块包括一凸块底层金属在该接合垫的未被该护层覆盖的该接触面及该护层的该平坦化的表面上；以及一导电凸块接触该凸块底层金属，该导电凸块在相对于该凸块底层金属的另一侧具有一平坦化的表面。
35.如权利要求21所述的凸块结构，其特征在于，所述导电凸块的面积大于该接合垫的面积。
36.一种凸块压合结构，用来电性连接在一第一基板上的一接合垫与在一第二基板上的一导线，其特征在于，该凸块压合结构包括一具有一平坦化表面的护层覆盖该接合垫的一部分；一凸块接触该接合垫未被该护层覆盖的接触面及该护层的该平坦化的表面，该凸块具有一平坦化的表面面对该护层的该平坦化的表面；以及许多导电粒子被压迫于该凸块的该平坦化的表面与该导线之间。
全文摘要
一种凸块制作工艺及结构，包括形成一具有一平坦化表面的护层覆盖在一基板的一接合垫上，形成一开口穿过该护层暴露该接合垫的一接触面，以及形成一凸块在该接触面及该平坦化表面上。由于该护层具有该平坦化表面的缘故，该接合垫可以缩小，该护层在该接合垫边缘区域的机械强度增加，在压合时，该凸块具有较大的有效区域，异方性导电膜的选择空间较大，凸块间隙内的短路及漏电机率降低，该凸块的压合良率及导电品质提高。
文档编号H01L21/60GK1862771SQ20051006910
公开日2006年11月15日 申请日期2005年5月10日 优先权日2005年5月10日
发明者胡钧屏, 陈正中, 蔡建文, 李育青 申请人:义隆电子股份有限公司