专利名称：在等离子体蚀刻处理期间保护硅或碳化硅电极表面免于形态改性的方法
背景在制造如集成电路的半导体基产品期间，可以采用蚀刻和/或沉积步骤形成或除去半导体基材上的材料层。常规的蚀刻程序使处理气体激发成等离子态，以等离子体蚀刻半导体基材上的材料。
由于等离子体处理在等离子体处理室之内进行，可以改性等离子体处理室的内表面。由于通过等离子体放电以及伴随半导体基材处理中的各种反应产生的高能离子、光子和各种中性原子和分子的通量，可以发生表面改性。
概述提供了在部件表面上形成保护性聚合物涂层的方法，所述部件暴露于等离子体处理设备中的等离子体作用。所述方法的优选实施方案包括将气体组合物供应到等离子体处理室中，所述等离子体处理室包含一种或多种硅或碳化硅部件，和由气体组合物产生等离子体以在一种或多种部件上形成聚合物涂层。
在一个优选实施方案中，等离子体处理室包含硅或碳化硅电极以及与电极相对的基材支架。通过由气体组合物产生等离子体在至少一部分暴露于等离子体的电极表面上形成聚合物涂层。
优选用于形成保护性聚合物涂层的气体组合物包括至少一种能够在硅或碳化硅电极上形成聚合物涂层的烃、碳氟化合物和/或氢氟烷(hydrofluorocarbon)前体。也可以使用这些气体的气体前体。优选在整个或部分随后的半导体基材在等离子体处理室中的等离子体蚀刻期间，聚合物涂层保持在暴露于等离子体的电极表面上。
还提供了在暴露于等离子体的硅或碳化硅电极表面上形成保护性聚合物涂层的方法，其作为室清洗处理的一部分。所述方法的优选实施方案包括将含氧的清洗气体组合物供应到等离子体处理室中，所述等离子体处理室不含产品晶片。所述室包含具有暴露于等离子体的表面的硅或碳化硅电极。室中也可以存在一种或多种另外的硅和/或碳化硅部件。这些其它部件可以包括例如聚焦环和等离子体约束环。将清洗气体组合物激发成等离子态以清洗室的内部。接下来，将涂覆气体组合物供应到室中并激发以生产等离子体。可以在一部分或整个暴露于等离子体的电极表面上形成聚合物涂层。任选地可以在暴露于等离子体的一种或多种其它硅和/或碳化硅部件表面上形成聚合物涂层，所述部件可以包含在室中。
还提供了蚀刻半导体基材的方法的优选实施方案，其包括将涂覆气体组合物供应到等离子体处理室中，所述等离子体处理室包含具有暴露于等离子体的表面的硅或碳化硅电极和与电极相对的基材支架。将涂覆气体组合物激发成等离子态。在一部分或整个暴露于等离子体的电极表面上形成聚合物涂层。任选地还可以在暴露于等离子体的一种或多种其它硅和/或碳化硅部件表面上形成涂层，所述部件可以包含在室中。随后，由蚀刻气体组合物形成等离子体，以蚀刻支持在基材支架上的半导体基材。
图1显示了使用扫描电子显微镜(SEM)拍摄的形态改性的硅电极表面的显微照片。
图2显示了以较高放大倍数拍摄的如图1中所示的形态改性的电极表面的SEM显微照片。
图3显示了形态改性的硅电极表面。
图4显示了黑色硅的特征(feature)尺寸(长度)和蚀刻时间之间的关系图。
图5显示了例举的电容耦合型等离子体处理设备，其可用于进行在此描述方法的优选实施方案。
优选实施方案的详细说明平行板等离子体处理室包括上电极和下电极。在等离子体处理期间，上电极的底面典型地面对基材支架，半导体基材支持在基材支架上。这类等离子体处理室适于进行提供在半导体基材上的各种材料如电介质材料的等离子体蚀刻处理。在等离子体蚀刻处理期间，将蚀刻气体供应到等离子体处理室和通过对至少电极之一供电生产等离子体。选择处理条件以便将特征蚀刻在半导体基材材料中。
例如平行板等离子体处理室的上电极可以由硅或碳化硅组成。已经确定通过高能离子、光子和各种中性原子和分子的通量可以形态上改性暴露于等离子体的上电极表面，包括底面，所述高能离子、光子和各种中性原子和分子由等离子体放电和发生在半导体基材处理中的各种反应产生。暴露于等离子体的电极表面的“形态变化”的特征在于它表面形貌方面的变化。表面形貌变化是由跨越表面的材料的不均匀除去引起的，如跨越上电极底面的宽度(例如，直径)，其导致暴露于等离子体的表面区具有不同形貌。形态改性的表面与未改性的表面区相比具有微粗糙度区。其它暴露于等离子体的硅和/或碳化硅部件也可以受到类似的形态改性。
作为另一个实例，已经发现硅电极表面形态变化源于某些等离子体蚀刻处理和在包含电极的等离子体处理室中使用的处理条件，其特征为存在针状或杆状微尺寸特征。图1和2显示了包括这些微特征的形态改性的硅表面的SEM显微照片。图3显示了在暴露于等离子体的硅的上电极底面周边区(延伸表面)的黑色硅形成。如图所示，针状微特征是密集的。所述特征可以典型地具有约10nm(0.01μm)至约50000nm(50μm)的长度(在有些情况下可以具有高达约1mm甚至更大的长度)，和可以典型地具有约10nm至约50μm的宽度。
例如继室中的电介质材料如氧化硅和低k电介质材料的等离子体蚀刻处理之后，在硅电极表面例如上电极表面上观察到如图1-3所示的特征。已发现形成这些特征更有利的条件包括例如高N2、低O2和低CF流速，和用于产生等离子体的适度的RF功率电平。形态改性的表面可以包括一种或多种改变的表面区，例如改变的周边表面区和/或中心表面区。
如图1-3所示的改变的表面形态通常称作“黑色硅(blacksilicon)”。由于在等离子体处理操作期间通过沉积在表面上的污染物使表面微屏蔽，可以在暴露于等离子体的硅表面上形成“黑色硅”。微屏蔽表面区可以为约10nm至约10微米的规模。尽管不希望受限于任何特别的理论，仍认为在暴露于等离子体的硅电极(或其它硅部件)表面上的黑色硅形成是由于在等离子体处理操作期间在硅电极上的非邻接聚合物沉积而发生的。例如，在蚀刻半导体基材上的电介质材料如氧化硅或低k电介质材料层的主蚀刻步骤期间，可以在暴露于等离子体的表面例如硅的上电极底面上形成非邻接聚合物沉积物。聚合物沉积物典型地形成三维、岛状形态，其选择地保护下面的表面免于蚀刻。一旦形成针状形态，聚合物沉积物则优先形成在针尖上，因此在连续基材的主蚀刻步骤期间加速了微屏蔽进程和黑色硅的蔓延。微屏蔽表面区的不均匀、各向异性蚀刻(例如，沿垂直于宏观底部电极表面的方向)导致表面上形成密集、针状或杆状特征，如图1和2所示的这些。这些特征可以防止光从硅表面的改变区反射，其导致了那些区具有黑的外观。
还确定了如图1和2所示的长度相对于蚀刻时间而增加，如图4中的典型低k电介质蚀刻处理的曲线图所示。
除了在硅上形成黑色硅之外，在碳化硅上还可以形成与针状或杆状特征形态结构相似的形态，所述针状或杆状特征在改变的硅表面区产生黑的外观。这些碳化硅表面的改变区在此指的是“黑色碳化硅”。还可以通过高能离子、光子和各种中性原子和分子的通量改变暴露于等离子体的碳化硅电极表面的形态，所述高能离子、光子和各种中性原子和分子由等离子体放电和发生在半导体基材处理中的各种反应产生。这些等离子体诱导的损坏和反应可以导致改进的碳化硅电极表面的形态变化。
并不希望在平行板(例如，电容耦合型)等离子体处理室的暴露于等离子体的电极表面上形成黑色硅或黑色碳化硅，因为黑色硅和黑色碳化硅增加了表面的暴露于等离子体的表面面积。当黑色硅或黑色碳化硅的形成范围变得“过大”时，即改变的表面积和/或特征的尺寸变得过大(例如，超过某一面积或长度)时，黑色硅或黑色碳化硅可以导致处理变化。因此，在处理室中的一组晶片的单晶片处理期间，在晶片上观察到的等离子体蚀刻速率可以从晶片至晶片和/或跨越晶片表面变化。例如，已经发现在半导体基材的表面区即较接近存在黑色硅的电极区，半导体基材的蚀刻速率可以显著降低(例如，从约10％降低至约20％)。通过黑色硅或黑色碳化硅的过度形成，也可以显著降低跨越晶片的蚀刻均匀性。
考虑到上述问题，所述问题源于平行板例如电容耦合型等离子体处理室的暴露于等离子体的硅或碳化硅电极表面的形态变化，如通过反应相关的损坏(例如，过量的黑色硅或黑色碳化硅形成)，或通过轰击相关的损坏，相对于这些损坏希望对电极提供保护。
因此，在等离子体处理室中等离子体蚀刻半导体基材之前，提供了在包含硅或碳化硅电极的等离子体处理室中进行的方法。电极优选为电容耦合型等离子体处理室的上电极。电极可以是新电极(即，没有用于等离子体处理的电极)、再磨光电极(即，已经在同一室或另一室中用于等离子体处理并再磨光的电极)或已经在同一室或另一室用于等离子体处理但没有再磨光的电极。优选电极不包括任何黑色硅或在暴露于等离子体的表面例如底面上不包括任何黑色硅。然而，暴露于等离子体的电极表面可以具有一些级别的黑色硅或黑色碳化硅，只要它在室中晶片的等离子体蚀刻期间不导致不希望的处理变化。
在涂层处理后随后进行的等离子体蚀刻处理能够导致没有聚合物涂层的暴露于等离子体的电极表面形态变化。通过进行所述方法，在随后进行的等离子体蚀刻处理期间，相对于这些有害的形态变化，涂层对暴露于等离子体的电极表面提供保护。
更具体地说，所述方法的优选实施方案包括在等离子体处理室的暴露于等离子体的硅或碳化硅电极例如上电极表面上形成保护性聚合物涂层。在一个优选实施方案中，可以在整个暴露于等离子体的表面上例如在整个暴露于等离子体的上电极底面上形成所述涂层。
在另一个优选实施方案中，可以在选择部分的暴露于等离子体的硅或碳化硅电极表面上形成涂层，例如在暴露于等离子体的上电极底面的周边表面区和/或中心表面区上。例如，在等离子体处理室中进行的一些蚀刻处理期间，黑色硅或黑色碳化硅易于最普遍形成在上部硅或碳化硅电极底面的周边表面区。因此，在一个优选实施方案中，保护涂层可以基本形成在电极底面的周边表面区上，以便在随后室中半导体基材的等离子体蚀刻期间提供保护以防止在周边表面区形成黑色硅或黑色碳化硅的保护。
无论施加在整个暴露于等离子体的表面上还是仅仅一部分表面上，优选保护涂层保护下面的硅或碳化硅电极表面免于聚合物材料(即，不希望的聚合物材料，其不同于形成保护涂层的聚合材料)在电极表面上的沉积和免于与轰击相关的损坏，所述聚合物材料可以导致表面的微屏蔽和引发黑色硅或黑色碳化硅的形成。在暴露于等离子体的电极表面上形成的聚合物涂层提供保护以防止电极表面磨损。
在一个优选实施方案中，在等离子体处理室的整个暴露于等离子体的表面上，包括在整个暴露于等离子体的硅或碳化硅电极(例如，上电极)表面上，形成保护涂层。可以形成涂层，其作为清洗等离子体处理室内部的多步无晶片(waferless)自动清洗处理的一步。在另一个优选实施方案中，在整个暴露于等离子体的硅或碳化硅电极(例如，上电极)表面上形成保护涂层，其作为半导体基材蚀刻处理的步骤之一。因此，在形成涂层后于室中进行的等离子体蚀刻处理期间，涂层存在于等离子体处理室中的暴露于等离子体的硅或碳化硅电极表面上。即，在无晶片自动清洗处理后，或者作为在形成涂层后进行的半导体基材蚀刻处理步骤的一部分，进行蚀刻处理。优选在具有足够厚度的硅或碳化硅电极上形成保护涂层，以便在随后蚀刻步骤期间它保持在部分或整个暴露于等离子体的电极表面上，从而将其覆盖。
通过将适合的气体组合物激发成等离子态，在硅或碳化硅的上电极上形成保护涂层，任选地在其它部件上形成。气体组合物包括至少一种能够在上电极及其它部件上形成聚合物涂层的气体。优选气体组合物包括至少一种能够在部件的硅和/或碳化硅上形成聚合物涂层的气体，所述气体选自烃、碳氟化合物和氢氟烷前体。例如，气体组合物可以包括C2H2、C2H4、C3H4、C3H6、C4F6、C4F8、CH3F、CH2F2或它们的混合物。或者，可以使用可作为一种气体前体的气体混合物。例如，可以使用H2/CO/CO2气体混合物。
在一个优选实施方案中，气体组合物还包含至少一种稀有气体(例如，氦、氩或氖)、O2、H2、N2、CO、CO2或它们的混合物。在一个优选实施方案中，气体组合物包含CH3F、O2和稀有气体(例如，氩)。在这些气体组合物中，烃、碳氟化合物和/或氢氟烷前体、或这些气体的前体可以构成任何适合部分的总气体组合物，其包括较少部分(即，小于50％的总气体组合物流量)、均等部分或较多部分(即，多于50％的总气体组合物流量)。通常在气体组合物中减少烃、碳氟化合物和/或氢氟烷前体、或这些气体前体的部分减少了在暴露于等离子体的硅或碳化硅电极表面上的保护性聚合物涂层的沉积速率。
优选在聚合物涂层处理期间气体组合物的总流量足够达到等离子体处理室中的预期气体压力。例如，气体组合物的总气体流量典型地在约100sccm至约500sccm的范围。在聚合物涂层处理期间的室压力通常在从约20mT至约1000mT的范围。
优选以足量的时间实施聚合物涂层处理，以在预期暴露于等离子体的硅或碳化硅电极和任选其它部件的表面区上形成具有足够厚度的保护性聚合物涂层，以便在半导体基材的等离子体蚀刻期间使涂层保持在如涂层的暴露于等离子体的表面上。同样，优选保护性聚合物涂层在预期暴露于等离子体的表面区上形成连续涂层，例如期望在电极表面的周边区和/或中心区上。通过形成这些足够厚度和连续的聚合物涂层，在随后的半导体基材等离子体蚀刻处理期间，提供保护以防止下面的暴露于等离子体的表面的聚合物微屏蔽。
在一个优选实施方案中，在硅或碳化硅电极例如上电极上和任选地在一种或多种其它部件上形成保护性聚合物涂层，其作为清洗等离子体处理设备内表面的多步处理的一步。优选清洗处理是无晶片自动清洗处理。优选无晶片自动清洗处理包括第一步，其中产生氧等离子体以从内表面除去沉积物。优选通过将包含O2的气体组合物激发成等离子态形成氧等离子体，同时等离子体处理室中不存在产品晶片(即，经过处理以生产半导体基产品的晶片)。然后在第一清洗步骤后进行聚合物涂层步骤。优选在蚀刻等离子体处理室中的每个产品晶片之前进行无晶片自动清洗处理。
图5描述了例举的等离子体处理设备100，其可用于实践在此描述方法的优选实施方案。等离子体处理设备100包括电容耦合型等离子体处理室102，其可以产生中密度的等离子体。等离子体处理室102包括室壁103。为了提供接地的电路径，室壁103可以由铝等构成并且电接地。等离子体处理室102包括配备在室壁103中的晶片转移口118，以将半导体基材转移进或转移出等离子体处理室102。
等离子体处理室102包括具有底面108的上电极104。底面108可以是平板或可以包括例如美国专利号6391787中描述的阶梯，在此全部引入作为参考。上电极104可以是单片或多片电极。上电极104可以是包括气体通道的喷淋头式(showerhead)电极，所述气体通道用于将处理气体分配至等离子体处理室中。上电极可以是硅(例如，单晶硅或多晶硅)或碳化硅。设备100包括对上电极104供应处理气体的气体源(未显示)。优选通过RF电源106经由匹配网路驱动电极104。在另一个实施方案中，如下所述，可以将上电极104接地，以通过等离子体处理室102的底电极为电源提供回路路径。
在如图1中所示设备100的实施方案中，将处理气体供应到等离子体处理室102中，所述等离子体处理室102在上电极104和半导体基材10例如支持在基材支架111上的半导体晶片之间扩展的等离子体区域。优选基材支架111包括静电卡盘114，其通过静电夹持力将半导体基材10固定在基材支架上。静电卡盘114充当底电极并优选通过RF电源116(通常经由匹配网路)偏置。优选静电卡盘114的上表面115具有和半导体基材10约相同的直径。
泵(未显示)用于使等离子体处理室102的内部保持在预期的真空压力。泵通常沿箭头110表示的方向将气体吸出。
可以使用的例举的平行板等离子体反应器是双频道等离子体蚀刻反应器(例如，参见普通转让的美国专利号6090304，在此全部引入作为参考)。在这些反应器中，可以从气体源将蚀刻气体供给喷淋头式电极和通过从两种射频源向喷淋头式电极和/或底电极供应RF能量在反应器中产生等离子体，或可以将喷淋头式电极电接地和可以将两种不同频率的射频能量供给底电极。
实施例1使二十五个硅晶片受到低k电介质的主蚀刻步骤，以在电容耦合型等离子体处理室中形成通路，其中硅试样附于硅的上电极的底面。在使用第一低k主蚀刻配方蚀刻晶片后，目测检查电极的底面，和通过SEM检验硅试样。在电极上形成了黑色硅，和在试样上观察到具有约500nm针长度的黑色硅特征。
在使用第一低k主蚀刻配方进行低k主蚀刻步骤之前，改变蚀刻处理，以引入一步在整个暴露于等离子体的不含黑色硅的硅的上电极底面上形成保护性聚合物涂层。硅试样附于电极的底面。在蚀刻晶片后，目测检查电极底面和通过SEM分析硅试样；确定在电极上没有形成黑色硅。
实施例2使用第二低k主蚀刻配方重复实施例1中使用的测试程序。在硅的上电极的底面上形成了黑色硅，所述电极在底面上没有形成先前的聚合物涂层。相反，如果清洗和预先调节以包括保护性聚合物涂层，则在电极上没有形成黑色硅。
实施例3进行实例3以表明在单晶蚀刻一组产品晶片前于无晶片自动清洗处理期间，在电容耦合型等离子体处理室的暴露于等离子体的硅的上电极底面上形成保护聚合物层的效果。硅试样附于电极的底面。蚀刻一组二十五个晶片。在使每个晶片受到低k主蚀刻步骤(使用第二低k主蚀刻配方)前，在室中进行无晶片自动清洗处理。无晶片自动清洗处理包括使用以下处理条件的氧等离子体清洗步骤500mT的室压力/施加于下电极的500W在27MHz和0W在2MHz下/2000sccm O2/90sec。在蚀刻晶片后，目测检查电极的底面，和通过SEM检验硅试样。确定在电极和试样上形成了黑色硅。
接下来，改变无晶片自动清洗处理，以在氧等离子体清洗步骤后添加预先调节的步骤，所述步骤在进行低k主蚀刻步骤(使用第二低k主蚀刻配方)前在硅的上电极上形成保护性聚合物涂层。硅试样附于电极的底面。在预先调节步骤期间使用以下处理条件300mT的室压力/施加于下电极的300W在27MHz和0W在2MHz/25sccm O2/200sccmC2H4/200 CO/10sec。继蚀刻硅晶片后，目测检查电极的底面和通过SEM分析硅试样。确定在电极(或试样)上没有形成黑色硅。
实施例4还进行实例4以表明在蚀刻每个晶片前于无晶片自动清洗处理期间，在电容耦合型等离子体处理室的硅的上电极上形成保护聚合物层的效果。蚀刻二十五个硅晶片。在使每个晶片受到低k主蚀刻步骤前，在室中进行无晶片自动清洗处理，其中硅试样附于电极底面。无晶片自动清洗处理包括氧等离子体清洗的第一步和在整个暴露于等离子体的电极底面上形成保护聚合物层的第二步。以下是在第一步期间使用的处理条件500mT的室压力/施加于下电极的750W在27MHz和0W在2MHz/2000sccm O2/75sec。以下是在第二步期间使用的处理条件60mT的室压力/施加于下电极的800W在27MHz和200W在2MHz/3.5sccm O2/50sccm CH3F/350氩/4sec。在蚀刻晶片后，目测检查电极的底面，和通过SEM检验硅试样。确定在电极(或试样)上没有形成黑色硅。
上文描述了本发明的原理、优选实施方案和操作方式。但是，本发明不应该被理解为局限于所述的特定的实施方案。因此，上述实施方案应该被认为是说明性的而不是限制性的，并应该理解在不脱离由下列权利要求限定的本发明范围的条件下，所属领域的技术人员可以在那些实施方案中进行改变。
权利要求
1.在等离子体处理室中沉积保护性聚合物涂层的方法，所述方法包括将气体组合物供应到等离子体处理室中，所述等离子体处理室包括具有暴露于等离子体的表面的硅或碳化硅电极，所述电极面对支持半导体基材的基材支架；将气体组合物激发成等离子态；和在至少一部分暴露于等离子体的电极表面上形成保护性聚合物涂层，在随后半导体基材在室中的等离子体蚀刻期间，所述聚合物涂层能够提供保护以防止保护性涂层下面的表面被蚀刻。
2.权利要求1的方法，其中气体组合物包括至少一种能够在暴露于等离子体的电极表面上形成聚合物涂层的气体，所述气体选自烃、碳氟化合物、氢氟烷及其前体。
3.权利要求1的方法，其中气体组合物包括至少一种选自C2H2、C2H4、C3H4、C3H6、C4F6、C4F8、CH3F、CH2F2及其混合物的气体。
4.权利要求3的方法，其中气体组合物还包括至少一种选自稀有气体、O2、H2、N2、CO、CO2及其混合物的气体。
5.权利要求1的方法，其中气体组合物基本上由CH3F、O2和稀有气体组成。
6.权利要求1的方法，其中电极是单晶硅、多晶硅或碳化硅的喷淋头式电极。
7.权利要求1的方法，其中在暴露于等离子体的电极表面上形成的聚合物涂层具有足够的厚度，以在随后半导体基材在等离子体处理室中的等离子体蚀刻期间保持在暴露于等离子体的表面上。
8.权利要求1的方法，其中以约100sccm至约500sccm的流速将气体组合物供应到等离子体处理室中，和等离子体处理室的压力为约20mT至约1000mT。
9.权利要求1的方法，其中作为等离子体清洗等离子体处理室内表面的多步处理的一部分，在暴露于等离子体的电极表面上形成聚合物涂层。
10.权利要求1的方法，其中作为在等离子体处理室中蚀刻半导体基材的方法的一部分，在暴露于等离子体的电极表面上形成聚合物涂层。
11.权利要求1的方法，其中通过电容耦合型电源将气体组合物激发到等离子体处理室中。
12.权利要求1的方法，其中电极是新电极、再磨光电极或先前在室中使用的电极。
13.权利要求1的方法，其中在整个暴露于等离子体的电极表面上形成保护性聚合物涂层。
14.权利要求1的方法，其中等离子体处理室包含至少一种硅或碳化硅附加部件并且所述附加部件具有暴露于等离子体的表面，和在所述至少一种附加部件的暴露于等离子体的表面上形成保护性聚合物涂层。
15.等离子体处理室的无晶片自动清洗方法，所述方法包括将含氧的清洗气体组合物供应到不含产品晶片的等离子体处理室中，所述室包含具有暴露于等离子体的表面的硅或碳化硅电极，所述电极面对支持半导体基材的基材支架；将清洗气体组合物激发成等离子态并清洗室的内部；随后将涂覆气体组合物供应到室中；将涂覆气体组合物激发成等离子态；和在至少一部分暴露于等离子体的电极表面上形成聚合物涂层，在随后半导体基材在室中的等离子体蚀刻期间，所述聚合物涂层提供保护以防止涂层下面的表面被蚀刻。
16.权利要求15的方法，其中涂覆气体组合物包括至少一种能够在暴露于等离子体的电极表面上形成聚合物涂层的气体，所述气体选自烃、碳氟化合物、氢氟烷及其前体。
17.权利要求15的方法，其中涂覆气体组合物包括至少一种选自C2H2、C2H4、C3H4、C3H6、C4F6、C4F8、CH3F、CH2F2及其混合物的气体。
18.权利要求17的方法，其中涂覆气体组合物还包括至少一种选自惰性气体、O2、H2、N2、CO、CO2及其混合物的气体。
19.权利要求15的方法，其中涂覆气体组合物基本上由CH3F、O2和稀有气体组成。
20.权利要求15的方法，其中电极是单晶硅、多晶硅或碳化硅的喷淋头式电极。
21.权利要求15的方法，其中在暴露于等离子体的电极表面上形成的聚合物涂层具有足够的厚度，以在随后半导体基材在等离子体处理室中的等离子体蚀刻期间保持在暴露于等离子体的表面上。
22.权利要求15的方法，其中以约100sccm至约500sccm的流速将涂覆气体组合物供应到等离子体处理室中，和等离子体处理室的压力为约50mT至约1000mT。
23.权利要求15的方法，其中通过电容耦合型电源将清洗气体组合物和涂覆气体组合物激发到等离子体处理室中。
24.权利要求15的方法，其中电极是新电极、再磨光电极或先前在室中使用的电极。
25.权利要求15的方法，其中在整个暴露于等离子体的电极表面上形成保护性聚合物涂层。
26.权利要求15的方法，其中等离子体处理室包含至少一种硅或碳化硅附加部件并且所述附加部件具有暴露于等离子体的表面，和在所述至少一种附加部件的暴露于等离子体的表面上形成保护性聚合物涂层。
27.蚀刻半导体基材的方法，所述方法包括将涂覆气体组合物供应到等离子体处理室中，所述室包含具有暴露于等离子体的表面的硅或碳化硅电极，所述电极面对支持半导体基材的基材支架；将涂覆气体组合物激发成等离子态；在至少一部分暴露于等离子体的电极表面上形成聚合物涂层；随后将蚀刻气体组合物供应到室中；将蚀刻气体组合物激发成等离子态；和等离子体蚀刻半导体基材；其中在半导体基材的等离子体蚀刻期间，聚合物涂层保持在暴露于等离子体的电极表面上。
28.权利要求27的方法，其中涂覆气体组合物包括至少一种能够在暴露于等离子体的电极表面上形成聚合物涂层的气体，所述气体选自烃、碳氟化合物、氢氟烷及其前体。
29.权利要求27的方法，其中涂覆气体组合物包括至少一种选自C2H2、C2H4、C3H4、C3H6、C4F6、C4F8、CH3F、CH2F2及其混合物的气体。
30.权利要求29的方法，其中涂覆气体组合物还包括至少一种选自惰性气体、O2、H2、N2、CO、CO2及其混合物的气体。
31.权利要求27的方法，其中涂覆气体组合物基本上由CH3F、O2和稀有气体组成。
32.权利要求27的方法，其中电极是单晶硅、多晶硅或碳化硅的喷淋头式电极。
33.权利要求27的方法，其中等离子体处理室的压力为约20mT至约1000mT，和以约100sccm至约500sccm的流速将涂覆气体组合物供应到等离子体处理室中。
34.权利要求27的方法，其中通过电容耦合型电源将涂覆气体组合物和蚀刻气体组合物激发到等离子体处理室中。
35.权利要求27的方法，其中蚀刻包括蚀刻半导体基材的低k电介质材料层。
36.权利要求27的方法，其中电极是新电极、再磨光电极或先前在室中使用的电极。
37.权利要求27的方法，其中在整个暴露于等离子体的电极表面上形成保护性聚合物涂层。
38.权利要求27的方法，其中等离子体处理室包含至少一种硅或碳化硅附加部件并且附加部件具有暴露于等离子体的表面，和在所述至少一种附加部件的暴露于等离子体的表面上形成保护性聚合物涂层。
全文摘要
提供了在等离子体处理室的硅或碳化硅电极上形成保护性聚合物涂层的方法。相对于对等离子体和气体反应剂组分的暴露，聚合物涂层对下面的电极表面提供保护。所述方法可以在清洗室的处理期间，或在室中蚀刻半导体基材的处理期间进行。
文档编号H01L21/302GK101053068SQ200580037637
公开日2007年10月10日 申请日期2005年10月26日 优先权日2004年10月29日
发明者陈婉琳, 竹下健二, 朝生强, 川口晴司, T·麦克拉德, E·马格尼, M·凯利, M·卢潘, R·赫夫蒂 申请人:兰姆研究公司