专利名称：预测mos晶体管中的漏极电流的方法
技术领域：
本发明涉及一种予贞测MOS晶体管中的漏才及电流的方法，该方 法通过将经由4吏用三元算子(ternary operator)才莫拟出的击穿区中 的漏极电流叠加到由基于BSIM3的建才莫获得的漏极电流上，可以 4青确；也予贞测漏一及电 流。
背景技术：
图1示出了相关技术的金属氧化物半导体(MOS)晶体管。 MOS晶体管可以包括在半导体衬底中形成的第一杂质(例如，p型) :惨杂区100和在第一杂质4参杂区100中的第二杂质(例如，n型) 掺杂源极/漏极区101。第二杂质可以具有与第一杂质相反的电极性
(electrical polarity )。可以i殳置沟道102，并且电流可以通过场效应 在源极和漏极之间流动。MOS晶体管还可以包括在半导体衬底上 和/或上方形成的栅极氧化膜103和栅电极104。在这样的MOS晶 体管中，当漏极电压可以增大而栅极电压保持不变时，漏极电流最 初可以线性地增大("线性区")。然而，当漏才及电压处于预定电平 或更高时，漏才及电流可能不再增大并可以趋于f包和，达到预定值
("々包和区")。图2示出了 MOS晶体管的漏极电压-电流的特性曲线。参考标 号200可以是线性区，参考标号201可以是饱和区。如果当漏极电 压达到特定的电平时，在漏极区那一侧的反型层(inversion layer ) 消失，则漏才及电流可以达到々包和。这可以称作夹断^L象。在这种情 况下，可以4黄^争(across)沟道施加与漏才及电压不同的电压，流过 漏才及区的电流可以依赖于在漏才及区的库毛尽层(depletion layer )中的 电场，乂人而可以实J见恒定而与漏才及电压无关。^口果施力口至MOS晶 体管的漏才及电压进一步增大，则如图2中所示的区域202 —样，漏 才及电流可以迅速;也增大。这可以称、作击穿。在漏才及电;危可以迅速增 大时的漏4及电压可以称作击穿电压。
这种击穿可能是由在漏极区一侧的PN结击穿引起的。也就是， 在半导体衬底中形成的漏极区可以掺杂有杂质，该杂质具有与衬底
的极性相反的极性。可以在漏极区和衬底之间形成PN结。在PN 结处的库毛尽层中通过强电场加速的电子可以与库毛尽层中的原子进 4亍石並4童，并可以产生电子-空穴只于。可以只寸产生的电子再次力。速。这 种iE见象可以重复，因此可以迅速增加大量的电子(或空穴)。如果 在MOS晶体管中发生击穿，则器件不能正常地工作，并可能进入 到异常状态。因此，在半导体器件的开发过程中，很重要的是，精 确地理解和预测与击穿相关的漏极电压和漏极电流之间的关系。
商业上可以获纟寻一些畔呈序，这些禾呈序可以通过关于i者如MOS 晶体管的器件的建4莫方案来预观'J依赖于漏才及电压的漏4及电流。例 如，SPICE可以是设计程序的一个实例，SPICE可以使用BSIM3(伯 克利短沟道绝續d册场效应晶体管才莫型，Berkeley Short-channel IgFET Model)来进4于建才莫。这才羊的建才莫可以预测依赖于漏才及电压的漏拟_ 电流。相关技术的基于BSIM3的建模方案只可以用来预测MOS晶 体管中的线性区和饱和区，而不能对击穿区进行模型，其中在击穿 区中漏才及电流可以迅速增大。
发明内容
本发明实施例涉及一种预测MOS晶体管中的漏极电流的方 法，该方法通过将经由4吏用三元算子才莫拟出的击穿区中的漏才及电流 叠加到由基于BSIM3的建模获得的漏极电流上，可以精确地预测
漏才及电 流o
本发明实施例可以提供一种预测漏极电流的方法，该方法可以
通过将使用三元算子对PN结处的击穿建才莫获得的漏极电流特性 (behavior)叠加到由相关技术的BSIM3建模方案获得的依赖于漏 才及电压的漏4及电流的特性上，4青确;也预测MOS晶体管中依赖于漏 才及电压的漏一及电 》乾o
才艮才居本发明实施例， 一种预测MOS晶体管中的依赖于漏才及电 压的漏才及电流的方法可以包4舌以下中的至少之 一 。确定漏才及电压是 否高于指定的击穿电压。如果确定出漏才及电压等于或^f氐于击穿电 压，则将漏才及击穿电流i殳置为lxl(T15A。如果确定出漏4及电压高于 击穿电压，则将漏一及击穿电流i殳置为击穿电压与漏才及电压之间差值 的三次幂。将获得的漏极击穿电流叠加到由基于BSIM3的建模获 4寻的漏一及电流上。
才艮据本发明实施例，可以精确预测在击穿区中依赖于漏极电压 的漏才及电流的特性，该特性不能经由相关冲支术的基于BSIM3的建 模方案来预测。因此，在设计新器件的过程中，可以提供精确的信 息。此外，设计者可以识别这样的信息，即该信息指出设计的MOS 晶体管可能工作在高于击穿电压的电压下。结果，通过考虑到MOS 晶体管的这种工作状态，可以设计出稳定的MOS晶体管。
本发明实施例涉及一种方法，该方法可以包括以下中的至少之 一确定漏才及电压是否高于指定的击穿电压；如果漏才及电压等于或低于指定的击穿电压，则将漏极击穿电流设置为第一值；如果漏极 电压高于指定的击穿电压，则将漏^^击穿电流:没置为第二值；以及 然后将该漏才及击穿电流叠加到漏才及电流上。
本发明实施例涉及一种器件，该器件可以包括以下中的至少之 一在半导体衬底中形成的第一杂质掺杂区；在第一杂质掺杂区中
形成的第二杂质4参杂源^l区和第二杂质纟参杂漏^l区；沟道，其中通 过场效应，电流穿过该沟道在源才及区和漏4及区之间流动；在半导体 衬底上方形成的栅电极；在栅电极上方形成的栅极氧化膜，其中， 通过以下步骤来预测漏极电流确定漏极电压是否高于指定的击穿 电压，如果漏极电压等于或低于指定的击穿电压，则将漏极击穿电 流:没置为第一值，如果漏;改电压高于指定的击穿电压，则将漏才及击 穿电流设置为第二值，以及将漏极击穿电流叠加到第 一 漏极电流 上。
附图^兌明
图1示出了相关技术的MOS晶体管的结构。
图2示出了 MOS晶体管中在^合定的冲册才及电压下漏才及电流随漏 才及电压的变化。
;^危的"f方真纟吉果(simulation result )。
具体实施例方式
才艮据本发明实施例，可以通过在击穿区中对漏才及电流进4亍建才莫
来4是供一种预测漏才及电*u的方法，该方法可以 一青确:l也预测线'I"生区、 々包和区以及击穿区中的漏极电流。在击穿区中，当通过相关才支术的基于BSIM3的建模方案来计算漏极电流时，可能出现不一致，其 中，漏才及电流在MOS晶体管中依赖于漏才及电压。可以通过^f吏用三 元算子的表达式来才莫拟上述的漏极电流，并且将才莫拟出的漏极电流 叠加到相关技术的基于BSIM3的建模方案的结果上。
才艮据本发明实施例，可以通过表达式1来表示三元算子。
表达式1
(条件)；(值1:值2)
如果条件为真，则该表达式可以返回值1，如果条件为假，则 该表达式可以返回值2。根据本发明实施例，可以通过使用了三元 算子的表达式2来表示漏一及击穿电流。
表达式2
<formula>formula see original document page 9</formula>
根据本发明实施例，在表达式2中，'Ibv，可以表示在击穿区中 的漏才及电；危(漏才及击穿电；危)(drain breakdown current), 'Vd，可以 表示漏极电压，'BV，可以表示击穿电压，以及'a，可以表示比例常数。
现在将描述表达式2。根据本发明实施例，可以确定漏极电压 Vd是否高于击穿电压BV。如果漏才及电压Vd等于或4氐于击穿电压 BV，则可能不发生击穿。因此，漏才及击穿电流Ibv可以基本为0。 从而，如果漏极电压等于或低于击穿电压，则可以将漏极击穿电流 -没置为大约lxl(T15A。如果漏才及电压Vd高于击穿电压BV，则可能发生击穿。因此 击穿电流Ibv可以迅速增大。才艮据本发明实施例，漏才及击穿电流Ibv 可被设置为漏极电压Vd与击穿电压BV之间差值的n次幂。
因子n可以是这样一个值，即该值指示出当漏才及电压高于击穿 电压时漏极电流可以增大。因子n可以选自数据库，在数据库中， 可以列出在各种条件下从各种MOS晶体管中获得的漏极击穿电 流。才艮据本发明实施例，因子n可以在2到5的范围内。
如果漏才及击穿电流Ibv由上述步骤获得，则该过程可以继续。 根据本发明实施例，可以将漏极击穿电流叠加到由相关技术的基于 BSIM3的建模方案计算得到的漏极电流上。通过相关技术的基于 BSIM3建才莫方案计算得到的漏极电流可以与图2的线性区200和饱 和区201中的漏才及电流一至丈，^旦是与击穿区202中的漏才及电流不一 致。
以上述方式获4寻的漏才及击穿电流Ibv可以与击穿区中的漏才及电 流相一致。根据本发明实施例，通过将漏极击穿电流lbv叠加到由 相关技术的建模方案获得的漏极电流上，可以精确地预测所有区中 的漏才及电;危的对如性('清况，behavior )。
实例图3示出了根据本发明实施例的漏极电流的仿真结果。才艮 据本发明实施例，例如，可以通过^f吏用建才莫方案诸如4吏用包才舌在 SPICE程序中的库(library)来实施漏才及电流计算。
才艮据本发明实施例，可以在仿真中使用MOS晶体管，该MOS 晶体管可以具有10pm的沟道长度和0.5pm的沟道宽度，以及可以 具有5.5V的击穿电压。栅极电压Vg可以设置为5V、 4.1V、 3.2V、 2.3V和1.4V。参照实例图3，当使用相关技术的建模方案时(300), 不能预测击穿区中的漏才及电流。才艮据本发明实施例，当使用4艮据本发明实施例的建才莫方案时(301),可以精确预测击穿区中的漏才及电 流，其中在击穿区中当漏才及电压高于5.5V的击穿电压时漏才及电流 可以迅速增大。还可以在线性区和々包和区中精确预测漏才及电流，其 中，在线性区中，MOS晶体管的漏才及电流可以随着漏才及电压线性 增大，在々包和区中，漏才及电流可以趋于々包和，达到预定4直。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人 员可以想到多种其他修改和实施例，他们都将落入本公开的原则的 精神和范围内。更特别地，在本/>开、附图、以及所附权利要求的 范围内，可以在主题结合4非列的4非列方式和/或组成部分方面进^亍各 种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可 选的4吏用对本领域才支术人员来"i兌也是显而易见的。
权利要求
1. 一种方法，包括确定漏极电压是否高于指定的击穿电压；如果所述漏极电压等于或低于所述指定的击穿电压，则将漏极击穿电流设置为第一值；如果所述漏极电压高于所述指定的击穿电压，则将所述漏极击穿电流设置为第二值；以及然后将所述漏极击穿电流叠加到漏极电流上。
2. 根据权利要求1所述的方法，其中，通过用于线性区和饱和区 的基于伯克利短沟道绝缘栅场效应晶体管模型(BSIM3 )的建 模来获得所述漏4及电流。
3. 根据权利要求1所述的方法，其中，所述第一值为大约1 x 10—15 A。
4. 根据权利要求1所述的方法，其中，当所述漏极电压高于所述 指定的击穿电压时，所述漏才及击穿电流包4舌所述漏才及电压与所 述击穿电压之间差值的n次幂。
5. 根据权利要求4所述的方法，其中，所述n次幂是2、 3、 4 和5中的一个。
6. 根据权利要求1所述的方法，其中，所述第二值通过表达式 'a，x(Vd-BV)n来确定，其中，'a，是比例常数，Vd是漏极电压， 而BV是击穿电压。
7. 根据权利要求6所述的方法，其中，n选自数据库，在所述数 据库中列出了/人至少一个MOS晶体管中获得的漏极击穿电、、云
8. 才艮据权利要求7所述的方法，其中，所述至少一个MOS晶体 管包括大约为10 jam的沟道长度和大约为0.5fim的沟道宽度。
9.. 根据权利要求8所述的方法，其中，所述至少一个MOS晶体 管具有大约为5.5V的击穿电压。
10. 才艮才居片又利要求6所述的方法，其中，n在2到5的范围内。
11. 一种器件，包括第一杂质掺杂区，形成在半导体衬底中； 第二杂质掺杂源极区和第二杂质掺杂漏极区，形成在所述 第一杂质掺杂区中；沟道，其中通过场效应，电流穿过所述沟道在所述源极区 禾口戶斤述漏才及区之间；危动；栅电极，形成在所述半导体衬底上方；以及栅极氧化膜，形成在所述栅电极上方，其中，通过以下来 步务聚来预测漏才及电流确定漏4及电压是否高于指定的击穿电 压，如果所述漏极电压等于或j氐于所述指定的击穿电压，则将 漏才及击穿电流i殳置为第 一 值，如果所述漏才及电压高于所述指定 的击穿电压，则将所述漏极击穿电流设置为第二值，以及将所 述漏才及击穿电流叠力。到第 一漏极电流上。
12. 才艮据权利要求11所述的器件，其中，所述第一漏4及电流通过 用于线性区和饱和区的基于伯克利短沟道绝缘4册场效应晶体 管模型(BSIM3)的建模来获得。
13. 根据权利要求ll所述的器件，其中，所述第一值为大约lx 10—15 A。
14. 4艮据一又利要求11所述的器件，其中，当所述漏^l电压高于所 述指定的击穿电压时，所述漏才及击穿电流包4舌所述漏才及电压与 所述击穿电压之间差^f直的n次幂。
15. 根据权利要求14所述的器件，其中，所述n次幂是2、 3、 4 和5中的一个。
16. 根据权利要求11所述的器件，其中，所述第二值通过表达式 'a，x(Vd-BV)n来确定，其中，'a，是比例常数，Vd是漏极电压， 而BV是击穿电压。
17. 根据权利要求16所述的器件，其中，n选自数据库，在所述 数据库中列出了乂人至少一个MOS晶体管中获得的漏极击穿电、、右
18. 根据权利要求16所述的器件，其中，所述沟道具有大约为10 jam的长度和大约为0.5(im的宽度。
19. 根据权利要求16所述的器件，包括大约为5.5V的击穿电压。
20. 根据权利要求11所述的器件，其中，所述第二杂质具有与所 述第一杂质相反的电才及性。
全文摘要
本发明实施例涉及一种预测漏极电流的方法，该方法通过使用具有三元算子的表达式在击穿区中对漏极电流进行建模，并将模拟出的漏极电流叠加到相关技术的基于BSIM3的建模方案的结果上，可以精确地预测线性区、饱和区以及击穿区中的漏极电流，其中，在击穿区中，当通过相关技术的基于BSIM3的建模方案来计算依赖于漏极电压的漏极电流时，可能产生不一致。
文档编号H01L21/66GK101471273SQ200810188130
公开日2009年7月1日 申请日期2008年12月18日 优先权日2007年12月26日
发明者李恩真, 高锡龙 申请人:东部高科股份有限公司