专利名称：Ed反相电路及包含ed反相电路的集成电路元件的制作方法
技术领域：
本发明涉及包含由氮化物基化合物半导体制成的晶体管的增强/耗 尽(ED)反相电路，以及包含所述ED反相电路的集成电路元件。
背景技术：
由于其包括高击穿电压的电特性、优选的电输运性能、以及优选的
导热性，以in—v族氮化物基化合物半导体为代表的宽带隙半导体是用
于高温、高功率以及高频率半导体器件的合适材料。例如，在具有 AlGaN/GaN异质结的场效应晶体管(FET)中，由于压电效应，在异质结
的边界产生二维电子气。所述电子气的高电子迁移率和高载流子浓度非 常引入注意。并且，因为具有AlGaN/GaN异质结的异质结场效应晶体管 (HFET)有着宽带隙、低导通电阻以及高开关速度，所以所述HFET可在 高温环境中工作。因此，希望基于氮化物基化合物半导体的诸如反相电 路的集成电路(IC)可以用在传统的IC几乎不能使用的较高温度环境中。 然而，由于在氮化物基半导体晶体管中使用离子注入形成P型半导 体方面的困难，难以制作互补金属氧化物半导体(CMOS)器件。结果， 必须使用增强/耗尽(ED)反相电路作为基本单元。例如，在IEEE Transactions on Electron Devices, 2006年第53巻第2期第356-362 页，Wataru Saito等人的"Recessed-Gate Structure Approach Toward Normally Off High-Voltage AlGaN/GaN HEMT for Power Electronics Application"(下文称作"第一文献")以及IEEE Transactions on Electron Devices, 2006年第53巻第9期第2223-2230页，Yong Cai 等人的 "Monolithically Integrated Enhancement/Depletion-Mode AlGaN/GaN HEMT Inverters and Ring Oscillators Using CF4 Plasma Treatment"(下文称作"第二文献")中公幵了采用增强型高电子迁移 率晶体管(HEMT)和耗尽型服MT形成的ED反相电路。然而，所述HEMT
基本上是耗尽型HEMT。在第一文献中，通过对在栅电极下面形成的AlGaN 层进行凹进蚀刻(recess-etching),形成增强型HEMT。在第二文献中， 通过在栅电极下面形成的AlGaN层中掺入氟作为n型掺杂剂，形成增强 型HEMT。
然而，在第一文献中公开的HEMT中，因为对AlGaN层的凹进蚀刻导 致AlGaN层的厚度减小，所以电子气的电特性会变差。并且，因为具有 硬质晶体结构的AlGaN层很薄，难以通过凹进蚀刻获得所需的凹进深度。 因此，难以获得所需的阈值电压，因为所述HEMT的阈值电压取决于凹进 深度。在第二文献中公开的冊MT中，通过在较低温度的环境中使用等离 子体处理，在AlGaN层中掺入氟。因而，有可能发生氟扩散，尤其是在 高温使用所述HEMT时，这会降低所述HEMT的可靠性。
发明内容
本发明的目的是至少部分地解决传统技术中的问题。
根据本发明的一个方面，提供一种增强/耗尽反相电路，其包括在衬
底上由具有较小带隙的第一氮化物基化合物半导体形成的第一半导体
层；在所述第一半导体层上由具有较宽带隙的第二氮化物基化合物半导
体形成的第二半导体层，所述第二半导体层在预定位置处包括第一开口 ；
在所述第一半导体层中的从第一开口处露出的那一部分上形成的栅绝缘
层；在所述栅绝缘层上形成的第一栅电极；在所述第一栅电极的两侧，
在所述第二半导体层上的预定位置形成的第一源电极和第一漏电极，所
述第一源电极和第一漏电极与所述第二半导体层形成欧姆接触；在所述 第二半导体层上形成的第二栅电极，所述第二栅电极与所述第二半导体
层形成肖特基接触；以及在所述第二栅电极的两侧，在所述第二半导体 层上的预定位置形成的第二源电极和第二漏电极，所述第二源电极和第 二漏电极与所述第二半导体层形成欧姆接触。
此外，根据本发明的另一方面，提供一种增强/耗尽反相电路，其包 括在衬底上由具有较小带隙的第一氮化物基化合物半导体形成的第一半 导体层；在所述第一半导体层上由具有较宽带隙的第二氮化物基化合物 半导体形成的第二半导体层，所述第二半导体层在预定位置处包括第一
开口 ；使用外延生长在所述第一半导体层中的从第一开口处露出的那一 部分上由第三氮化物基化合物半导体形成的第三半导体层；在所述第三 半导体层上形成的栅绝缘层；在所述栅绝缘层上形成的第一栅电极；在 所述第一栅电极的两侧，在所述第二半导体层上的预定位置形成的第一 源电极和第一漏电极，所述第一源电极和第一漏电极与所述第二半导体 层形成欧姆接触；在所述第二半导体层上形成的第二栅电极，所述第二 栅电极与所述第二半导体层形成肖特基接触；以及在所述第二栅电极的 两侧，在所述第二半导体层上的预定位置形成的第二源电极和第二漏电 极，所述第二源电极和第二漏电极与所述第二半导体层形成欧姆接触。
此外，根据本发明的另一方面，提供一种包括增强/耗尽反相电路的 集成电路元件，所述增强/耗尽反相电路包括在衬底上由具有较小带隙的 第一氮化物基化合物半导体形成的第一半导体层，在所述第一半导体层 上由具有较宽带隙的第二氮化物基化合物半导体形成的第二半导体层， 所述第二半导体层在预定位置处包括第一开口，在所述第一半导体层中 的从第一开口处露出的那一部分上形成的栅绝缘层，在所述栅绝缘层上 形成的第一栅电极，在所述第一栅电极的两侧，在所述第二半导体层上 的预定位置形成的第一源电极和第一漏电极，所述第一源电极和第一漏 电极与所述第二半导体层形成欧姆接触，在所述第二半导体层上形成的 第二栅电极，所述第二栅电极与所述第二半导体层形成肖特基接触，以 及在所述第二栅电极的两侧，在所述第二半导体层上的预定位置形成的 第二源电极和第二漏电极，所述第二源电极和第二漏电极与所述第二半 导体层形成欧姆接触。
此外，根据本发明的另一方面，提供一种包括增强/耗尽反相电路的 集成电路元件，所述增强/耗尽反相电路包括在衬底上由具有较小带隙的 第一氮化物基化合物半导体形成的第一半导体层，在所述第一半导体层 上由具有较宽带隙的第二氮化物基化合物半导体形成的第二半导体层， 所述第二半导体层在预定位置处包括第一开口 ，使用外延生长在所述第 一半导体层中的从第一开口处露出的那一部分上由第三氮化物基化合物
半导体形成的第三半导体层，在所述第三半导体层上形成的栅绝缘层， 在所述栅绝缘层上形成的第一栅电极，在所述第一栅电极的两侧，在所
述第二半导体层上的预定位置形成的第一源电极和第一漏电极，所述第 一源电极和第一漏电极与所述第二半导体层形成欧姆接触，在所述第二 半导体层上形成的第二栅电极，所述第二栅电极与所述第二半导体层形 成肖特基接触，以及在所述第二栅电极的两侧，在所述第二半导体层上 的预定位置形成的第二源电极和第二漏电极，所述第二源电极和第二漏 电极与所述第二半导体层形成欧姆接触。
当结合附图考虑时，通过阅读以下对本发明的目前优选的实施例的 详细说明将更好地理解本发明的上述及其它目的、特征、优点以及技术 与工业意义。
图1是根据本发明的第一实施例的ED反相电路的侧视图； 图2是根据本发明的第二实施例的ED反相电路的侧视图3是根据本发明的第三实施例的ED反相电路的侧视图； 图4是根据本发明的第四实施例的ED反相电路的侧视图； 图5是根据本发明的第五实施例的ED反相电路的侧视图； 图6是根据本发明的第六实施例的IC元件的电路图。
具体实施例方式
下面参考附图详细描述本发明的示例性实施例。
图1是根据本发明的第一实施例的ED反相电路100的侧视图。ED 反相电路100包括由诸如蓝宝石、SiC或硅的材料构成的衬底101。在衬 底101上顺序地形成由交替生长的A1N层和GaN层形成的缓冲层102、 p-GaN层103和AlGaN层104。AlGaN层104在预定位置处包括开口 104a。
AlGaN的带隙比p-GaN的带隙更宽。因此，在p-GaN层103中靠近 与AlGaN层104之间的边界处产生二维电子气。
在通过开口 104a露出的p-GaN层103的一部分上形成由SiOz构成 的栅绝缘层105。在栅绝缘层105上形成栅电极106。在栅电极106两侧 的AlGaN层104上形成源电极107和漏电极108。源电极107和漏电极 108与AlGaN层104形成欧姆接触。因此，在具有缓冲层102的衬底101
上形成的p-GaN层103、 AlGaN层104、栅绝缘层105、栅电极106、源 电极107和漏电极108 —起形成晶体管Tll，即增强型金属氧化物半导 体场效应晶体管(E-MOSFET)。
在AlGaN层104上靠近晶体管T11的区域中形成栅电极109。栅电 极109与AlGaN层104形成肖特基接触。在栅电极109两侧的AlGaN层 104上形成源电极IIO和漏电极111。源电极IIO和漏电极111与AlGaN 层104形成欧姆接触。因此，在衬底101上与缓冲层102 —起形成的p-GaN 层103、 AlGaN层104、栅电极109、源电极110和漏电极111 一起形成 晶体管T12，即耗尽型服MT。
晶体管Tll和晶体管T12都在相同的衬底上形成，并适当地彼此布 线(wired)以形成ED反相电路IOO。
在ED反相电路100中，可通过精确地控制栅绝缘层105的厚度和 p-GaN层103的载流子浓度从而调节晶体管Tll的阈值电压特性达到期 望值。甚至在例如约20(TC的高温下，栅绝缘层105的厚度和p-GaN层 103的载流子浓度也几乎不变。因此有可能获得在高温下具有高控制性 和高可靠性的ED反相电路IOO。
此外，因为采用MOSFET作为晶体管Tll，所以直到达到正向的阈值 电压，正向电流不流动。这就允许将阈值电压设置到更高水平。
下面给出ED反相电路100的制造方法的说明。首先，例如采用金属 有机化学气相沉积(MOCVD)在衬底101上顺序地生长缓冲层102、 p-GaN 层103和AlGaN层104。在p-GaN层103中掺入的掺杂剂例如是Mg。 Mg 的掺杂浓度被设置为例如从5X1015 cm—3至1X1017 cm—3的范围内的一个 值，以便晶体管Tll可以获得期望的阈值。通过控制包含Mg的原料气(如 双环戊二烯镁(biscyclopentadienyl magnesium) (Cp2Mg))的流量，
可以容易地调节掺杂浓度。
其次，采用光刻技术图案化AlGaN层104。基于所述图案而遮挡AlGaN
层104，并且通过蚀刻去除AlGaN层104的预定部分。因此，在AlGaN
层104上形成开口 104a。优选地采用干法蚀刻，例如感应耦合等离子体
(ICP)蚀刻。
第三，在衬底上的整个表面上沉积Si02层以形成栅绝缘层105。 Si02
层的厚度例如约为50纳米以便晶体管Tll可以获得期望的阈值电压。通
过控制例如沉积时间可以容易地调节Si02层的厚度。在形成Si02层之后， 在90(TC及N2气氛中对衬底退火，以减少在p-GaN层103和Si02层之间 的界面态。除了将形成栅电极109的区域外，Si02层的多余部分通过光 刻图案化和蚀刻去除。
第四，在衬底的整个表面上沉积多晶硅。多晶硅将作为栅电极。通 过在POCL气氛中、在900'C对衬底进行二十分钟的炉内退火，将P掺入 多晶硅，以获得n+型多晶硅。随后，进行光刻图案化以形成栅区域，并 且通过反应离子刻蚀(RIE)去除多晶硅的多余部分。因此，形成栅电极 106和109。
第五，形成源电极107和110以及漏电极108和111，并且最后形 成晶体管Tll和T12。源电极107和110以及漏电极108和111由诸如 Ti/Al或Ti/AlSi/Mo的金属构成，以形成欧姆接触。通过恰当地将晶体 管Tll和T12彼此布线可完成ED反相电路100。
如上面所说，根据第一实施例的反相电路100在高温下具有高控制 性和高可靠性。下面说明根据本发明的第二实施例的ED反相电路200。除了 ED反 相电路200包括位于AlGaN层和源电极和漏电极中的每一个之间的具有 高载流子浓度的帽盖层以外，ED反相电路200的结构与ED反相电路100 的结构类似。
图2是ED反相电路200的侧视图。ED反相电路200包括位于具有 缓冲层202的衬底201上的晶体管T21和T22，与ED反相电路100的晶 体管T11和T12相同。晶体管T21是增强型MOSFET，并且晶体管T22是 耗尽型HEMT。晶体管T21包括p-GaN层203、包括开口 204a的AlGaN 层204、栅绝缘层205、栅电极206、源电极207、漏电极208、在AlGaN 层204和源电极207之间形成的n+-GaN层212以及在AlGaN层204和漏 电极208之间形成的n+-GaN层213。
晶体管T22包括p-GaN层203、 AlGaN层204、栅电极209、源电极 210、漏电极211、在AlGaN层204和源电极210之间形成的n+-GaN层 214以及在AlGaN层204和漏电极211之间形成的n+_GaN层215。
ED反相器200包括位于AlGaN层204和源电极207、 210或漏电极 208、 211之间、具有高载流子浓度的:1+-GaN层212至215，这减小了在 AlGaN层204和电极207、 208、 210和211中的每一个之间的接触电阻， 并因此减小导通电阻。
可以采用与ED反相电路100所用的相同方式制造ED反相电路200。 下面给出有关形成n+-GaN层212至215的方法的说明。在外延生长AlGaN 层204后，在衬底上外延生长n+-GaN层。采用光刻技术将n+-GaN层图案 化，并且通过蚀刻去除n+-GaN层的预定部分。因此，形成:1+^^层212 至215。掺入n+-GaN层的掺杂剂例如可以是硅。掺杂浓度例如为约1 X 1019
<formula>formula see original document page 12</formula>
下面说明根据本发明的第三实施例的ED反相电路300。除了 ED反 相电路300包括在缓冲层上形成的未掺杂GaN层以及在通过AlGaN层的 开口露出的未掺杂GaN层的一部分上形成的p-GaN层之外，ED反相电路 300的结构与ED反相电路100的结构类似。
图3是ED反相电路300的侧视图。ED反相电路300包括位于具有 缓冲层302的衬底301上的晶体管T31和T32，与ED反相电路100的晶 体管T11和T12相同。晶体管T31是增强型M0SFET，并且晶体管T32是 耗尽型HEMT。晶体管T31包括未掺杂GaN层303、包括开口 304a的AlGaN 层304、栅绝缘层305、栅电极306、源电极307、漏电极308以及p-GaN 层316。通过外延生长，在通过AlGaN层304的开口 304a露出的未掺杂 GaN层303的表面部分303a上形成p-GaN层316。在p-GaN层316上形 成栅绝缘层305。
晶体管T32包括未掺杂GaN层303、 AlGaN层304、栅电极309、源 电极310和漏电极311。
由于通过外延生长形成P-GaN层316，晶体管T31的p-GaN层316 的表面结晶度是优良的。栅绝缘层305不是直接在未掺杂GaN层303的 表面部分303a上形成的，而是在具有优选的表面结晶度的p-GaN层316 上形成的。因此，如果在形成AlGaN层304上的开口 304a的蚀刻期间， 表面部分303a变得粗糙，并且它的结晶度变差，则可能在GaN/氧化物 层之间获得优良的边界品质(quality of the boundary)。这阻止了晶
体管T31的沟道迁移率降低。
由于通过与AlGaN层304作用产生电子气层的未掺杂GaN层303的 低杂质浓度，HEMT晶体管T32具有高电子气迁移率。因此，ED反相电路 300可高速工作。
可以采用与ED反相电路100所采用的相同的方式制造反相电路 300。下面给出有关形成p-GaN层316的方法的说明。在AlGaN层304 上形成开口 304a之后，在衬底的整个表面上外延生长p-GaN层。采用光 刻技术将P-GaN层图案化，并通过蚀刻去除p-GaN层的预定部分。因此， 形成p-GaN层316。
下面说明根据本发明的第四实施例的ED反相电路400。除了 ED反 相电路400包括位于p-GaN层和AlGaN层之间的未掺杂GaN层之外，ED 反相电路400的结构与ED反相电路100的结构类似。
图4是ED反相电路400的侧视图。ED反相电路400包括位于具有 缓冲层402的衬底401上的晶体管T41和T42，与ED反相电路100的晶 体管T11和T12相同。晶体管T41是增强型M0SFET，并且晶体管T42是 耗尽型HEMT。晶体管T41包括p-GaN层403、包括开口 404a的AlGaN 层404、栅绝缘层405、栅电极406、源电极407、漏电极408，以及在 p-GaN层403和AlGaN层404之间形成的未掺杂GaN层417。未掺杂GaN 层417包括与AlGaN层404的开口 404a重叠的幵口 417a。在通过开口 404a和417a露出的p-GaN层403的一部分上形成栅绝缘层405。
晶体管T42包括p-GaN层403、未掺杂GaN层417、 AlGaN层404、 栅电极409、源电极410和漏电极411。
在ED反相电路400中，按照与ED反相电路300相同的方式，未掺 杂GaN层417具有低杂质浓度，在未掺杂GaN层417上通过与AlGaN层 作用产生电子气层。因此，HEMT晶体管T42可获得高电子气迁移率。因 此，ED反相电路400可高速工作。
下面说明根据本发明的第五实施例的ED反相电路500。除了 ED反 相电路500包括位于p-GaN层和AlGaN层之间的由A1N构成的间隔层之 外，ED反相电路500的结构与ED反相电路100的结构类似。
图5是ED反相电路500的侧视图。ED反相电路500包括位于具有
缓冲层502的衬底501上的晶体管T51和T52，与ED反相电路100的晶 体管T11和T12相同。晶体管T51是增强型MOSFET，并且晶体管T52是 耗尽型HEMT。晶体管T51包括p-GaN层503、包括开口 504a的AlGaN 层504、栅绝缘层505、栅电极506、源电极507、漏电极508，以及在 p-GaN层503和AlGaN层504之间形成并由A1N构成的间隔层518。间隔 层518包括与AlGaN层504的开口 504a重叠的开口 518a。在通过开口 504a和518a露出的p-GaN层503的一部分上形成栅绝缘层505。
晶体管T52包括p-GaN层503、间隔层518、 AlGaN层504、栅电极 509、源电极510和漏电极511。
在ED反相电路500中，因为存在由A1N构成的间隔层518，所以在 P-GaN层503和AlGaN层504之间的带偏移增加，并且压电效应增强， 这提高了在P-GaN层503上产生的电子气的迁移率。因此，ED反相电路 500可高速工作。
图6是根据本发明的第六实施例的IC元件1000的电路图。IC元件 1000是通过集成任意奇数数目的根据第一实施例的ED反相电路100并 按环形连接ED反相电路100的直接耦合FET逻辑(DFCL)环形振荡器。 每一个ED反相电路100包括增强型MOSFET晶体管Tll和耗尽型HEMT 晶体管T12。 V。。是源电压，并且Vout是输出电压。在IC元件1000中 使用的ED反相电路100使得IC元件1000成为在高温下具有特性(如延 迟时间)的高控制性以及高可靠性的环形振荡器。
允许向根据任一个所述实施例中的ED反相电路应用根据第二实施 例的ED反相电路的帽盖层或根据第五实施例的ED反相电路的间隔层。 包括根据任一个所述实施例中的ED反相电路的任意IC元件可以用作本 发明的实施例。
如上所述，根据本发明的一个方面，有可能实现在高温下具有高控 制性和高可靠性的ED反相电路和集成电路元件。
虽然为了完整和清楚公开，已经针对特定实施例描述了本发明，但 附加的权利要求并不因此受限制，而是应理解成包含对于本领域的技术 人员而言可能落入本文的基本教义之内的所有修改和替代结构。
权利要求
1. 一种增强/耗尽反相电路，包括在衬底上由具有较小带隙的第一氮化物基化合物半导体形成的第一半导体层；在第一半导体层上由具有较宽带隙的第二氮化物基化合物半导体形成的第二半导体层，所述第二半导体层在预定位置处包括第一开口；在所述第一半导体层中的从第一开口处露出的那一部分上形成的栅绝缘层；在所述栅绝缘层上形成的第一栅电极；在所述第一栅电极的两侧，在所述第二半导体层上的预定位置形成的第一源电极和第一漏电极，所述第一源电极和所述第一漏电极与所述第二半导体层形成欧姆接触；在所述第二半导体层上形成的第二栅电极，所述第二栅电极与所述第二半导体层形成肖特基接触；以及在所述第二栅电极的两侧，在所述第二半导体层上的预定位置形成的第二源电极和第二漏电极，所述第二源电极和所述第二漏电极与所述第二半导体层形成欧姆接触。
2. 根据权利要求1的增强/耗尽反相电路，还包括在所述第一半导 体层和所述第二半导体层之间由第三氮化物基化合物半导体形成的第三 半导体层，所述第三半导体层包括与所述第一开口重叠的第二开口，其 中所述第三氮化物基化合物半导体的载流子浓度低于所述第一氮化 物基化合物半导体的载流子浓度。
3. 根据权利要求2的增强/耗尽反相电路，还包括在所述第一半导 体层、所述第三半导体层中的任一个和所述第二半导体层之间由氮化铝 形成的间隔层，所述间隔层包含与所述第一开口重叠的第三开口。
4. 根据权利要求1的增强/耗尽反相电路，还包括在所述第二半导 体层和所述第一源电极、所述第一漏电极、所述第二源电极以及所述第 二漏电极中的至少一个之间形成的帽盖层，其中 所述帽盖层的载流子浓度高于所述第二半导体层的载流子浓度。
5. 根据权利要求2的增强/耗尽反相电路，还包括在所述第二半导 体层和所述第一源电极、所述第一漏电极、所述第二源电极以及所述第 二漏电极中的至少一个之间形成的帽盖层，其中所述帽盖层的载流子浓度高于所述第二半导体层的载流子浓度。
6. 根据权利要求3的增强/耗尽反相电路，还包括在所述第二半导 体层和所述第一源电极、所述第一漏电极、所述第二源电极以及所述第 二漏电极中的至少一个之间形成的帽盖层，其中所述帽盖层的载流子浓度高于所述第二半导体层的载流子浓度。
7. —种增强/耗尽反相电路，包括在衬底上由具有较小带隙的第一氮化物基化合物半导体形成的第一半导体层；在所述第一半导体层上由具有较宽带隙的第二氮化物基化合物半 导体形成的第二半导体层，所述第二半导体层在预定位置处包括第一开使用外延生长在所述第一半导体层中的从第一开口处露出的那一 部分上由第三氮化物基化合物半导体形成的第三半导体层； 在所述第三半导体层上形成的栅绝缘层； 在所述栅绝缘层上形成的第一栅电极；在所述第一栅电极的两侧，在所述第二半导体层上的预定位置形成的第一源电极和第一漏电极，所述第一源电极和所述第一漏电极与所述第二半导体层形成欧姆接触；在所述第二半导体层上形成的第二栅电极，所述第二栅电极与所述 第二半导体层形成肖特基接触；以及在所述第二栅电极的两侧，在所述第二半导体层上的预定位置形成 的第二源电极和第二漏电极，所述第二源,电极和所述第二漏电极与所述 第二半导体层形成欧姆接触。
8. 根据权利要求7的增强/耗尽反相电路，还包括在所述第一半导 体层和所述第二半导体层之间由第四氮化物基化合物半导体形成的第四 半导体层，所述第四半导体层包括与所述第一开口重叠的第二开口，其 中所述第四氮化物基化合物半导体的载流子浓度低于所述第一氮化 物基化合物半导体的载流子浓度。
9. 根据权利要求8的增强/耗尽反相电路，还包括在所述第一半导 体层、所述第四半导体层中的任一个和所述第二半导体层之间由氮化铝 形成的间隔层，所述间隔层包含与所述第一开口重叠的第三开口。
10. 根据权利要求7的增强/耗尽反相电路，还包括在所述第二半导体层和所述第一源电极、所述第一漏电极、所述第二源电极以及所述第 二漏电极中的至少一个之间形成的帽盖层，其中所述帽盖层的载流子浓度高于所述第二半导体层的载流子浓度。
11. 根据权利要求8的增强/耗尽反相电路，还包括在所述第二半导 体层和所述第一源电极、所述第一漏电极、所述第二源电极以及所述第 二漏电极中的至少一个之间形成的帽盖层，其中所述帽盖层的载流子浓度高于所述第二半导体层的载流子浓度。
12. 根据权利要求9的增强/耗尽反相电路，还包括在所述第二半导 体层和所述第一源电极、所述第一漏电极、所述第二源电极以及所述第 二漏电极中的至少一个之间形成的帽盖层，其中所述帽盖层的载流子浓度高于所述第二半导体层的载流子浓度。
13. —种集成电路元件，包括增强/耗尽反相电路，该增强/耗尽反相电路包括在衬底上由具有较小带隙的第一氮化物基化合物半导体形成的第一半导体层；在所述第一半导体层上由具有较宽带隙的第二氮化物基化合 物半导体形成的第二半导体层，所述第二半导体层在预定位置处包括第一开口；在所述第一半导体层中的从第一开口处露出的那一部分上形 成的栅绝缘层；在所述栅绝缘层上形成的第一栅电极；在所述第一栅电极的两侧，在所述第二半导体层上的预定位置 形成的第一源电极和第一漏电极，所述第一源电极和所述第一漏电极与 所述第二半导体层形成欧姆接触；在所述第二半导体层上形成的第二栅电极，所述第二栅电极与所述第二半导体层形成肖特基接触；以及在所述第二栅电极的两侧，在所述第二半导体层上的预定位置 形成的第二源电极和第二漏电极，所述第二源电极和所述第二漏电极与 所述第二半导体层形成欧姆接触。 14.一种集成电路元件，包括增强/耗尽反相电路，该增强/耗尽反相电路包括在衬底上由具有较小带隙的第一氮化物基化合物半导体形成的第一半导体层；在所述第一半导体层上由具有较宽带隙的第二氮化物基化合物半导体形成的第二半导体层，所述第二半导体层在预定位置处包括第一开口；使用外延生长在所述第一半导体层中的从第一开口处露出的 那一部分上由第三氮化物基化合物半导体形成的第三半导体层； 在所述第三半导体层上形成的栅绝缘层； 在所述栅绝缘层上形成的第一栅电极；在所述第一栅电极的两侧，在所述第二半导体层上的预定位置 形成的第一源电极和第一漏电极，所述第一源电极和所述第一漏电极与 所述第二半导体层形成欧姆接触；在所述第二半导体层上形成的第二栅电极，所述第二栅电极与 所述第二半导体层形成肖特基接触；以及在所述第二栅电极的两侧，在所述第二半导体层上的预定位置 形成的第二源电极和第二漏电极，所述第二源电极和所述第二漏电极与 所述第二半导体层形成欧姆接触。
全文摘要
一种ED反相电路及包含ED反相电路的集成电路元件，其中具有较宽带隙的第二氮化物基化物半导体的第二半导体层形成在具有较小带隙的第一氮化物基化合物半导体的第一半导体层上，该第二半导体层包括开口，在通过开口露出的第一半导体层的一部分上形成栅绝缘层。在第一栅电极两侧形成的第一源电极和第一漏电极与第二半导体层形成欧姆接触。第二栅电极与第二半导体层形成肖特基接触，在第二栅电极两侧形成的第二源电极和第二漏电极与第二半导体层形成欧姆接触。
文档编号H01L29/778GK101378062SQ20081021495
公开日2009年3月4日 申请日期2008年8月29日 优先权日2007年8月30日
发明者吉田清辉, 新山勇树, 神林宏, 野村刚彦 申请人:古河电气工业株式会社