堆叠串行连接的集成电路的方法和由其制成的多芯片装置的制作方法

专利名称：堆叠串行连接的集成电路的方法和由其制成的多芯片装置的制作方法
技术领域：
本发明总的涉及集成电路或者芯片，更具体地，本发明涉及用于芯片堆叠的芯片 连接的布置。
背景技术：
本申请涉及2005年12月 30 日提交的名称为“Multiple Independent SerialLink Memory”的较早提交的美国专利申请序号11/324023，其全部教导通过引用包含于此。本申请涉及2006年11月8日提交的名称为“Daisy Chain CascadingDevices" 的较早提交的美国专利申请序号11/594564，其全部教导通过引用包含于此。本申请涉及2007年12月12日提交的名称为“Memory System WithPoint-To-Point Ring Topology”的较早提交的美国临时专利申请序号61/013036，其 全部教导通过引用包含于此。本申请涉及2007年12月20日提交的名称为“Method For StackingSerially-Connected Integrated Circuits And Multi-Chip Device Made FromSame”的较早提交的美国临时专利申请序号61/015345，其全部教导通过引用包含于 此。为了降低消费品的体积和成本，将多个芯片集成在单个封装中已经在半导体工业 中成为主要的趋势。迄今为止，在实际产品中已经引入并且使用了多种多芯片封装方法。随着芯片密度的增加，芯片封装自身在大小和引脚数量方面也显著改变。鉴于存 储器芯片的高密度和小的形状因子方面的问题，MCP(多芯片封装)成为使得任一系统更加 紧致小巧的一种良好解决方案。迄今为止，绝大多数芯片堆叠是使用丝焊技术来完成的。然 而，其需要在将要通过焊丝连接的每一芯片上存在与传统焊盘一样大的空间。为了制造MCP，需要更复杂的引线框架(lead frame)。而且，每个芯片应该布置成 具有足够的间距，这使得形状因子增加。由于该焊接线处于异常角度(odd angle)，丝焊技 术也会降低MCP的机械耐久性。此外，丝焊需要用于每个芯片的间隔件。从而，这导致堆叠的高度增加，使得对集 成装置堆叠的处理和安装相对于不包括间隔件的堆叠来说更具有挑战性。而且，具有间隔 件的芯片堆叠中的焊丝的长度也更长，使得芯片堆叠系统的电性能下降。另外，集成装置芯 片中具有间隔件的集成装置堆叠的热阻抗也增加。传统的集成装置堆叠当应用间隔件材料并且将集成装置定位于间隔件材料上时易于产生电短路。这降低了生产的可靠性和产量。传统的基于焊丝的晶片堆叠不提供紧密封装。焊线的长度和连接布局还导致大的负载效应。另一种方法是在芯片之间使用过孔。穿过芯片的过孔可以是解决由电特性导致的 噪声问题的更好的方法。图1示出使用穿过芯片的过孔技术制成的传统多芯片堆叠或者多芯片装置100的 部分顶视图102和横截面视图104。在顶视图102中，示出多个信号焊盘A1-A6和B1-B6， 其利于内部和外部信号到芯片的连接。过孔自身在顶视图中并不可见。横截面视图104是 沿着顶视图中的线A-A获得的。图1中所使用的穿过芯片的过孔涉及公共的输入或者输出 连接，或者并行连接。由于这个原因，仅有的实际制造问题是如何通过钻孔得到并制成深度 清洁的孔来使得相同的引脚互相连接作为公共连接。在相同存储器芯片间的多点连接中， 每个芯片的对准是重要的，以便使得所有芯片在没有焊盘间隔件时全部对准，而在用于多 芯片封装的焊丝连接中需要该焊盘间隔件。其它公知的方法涉及使用穿过芯片的过孔来实现芯片之间的并行连接。例如，美 国专利申请公开号US 2007/0246257-A1描述了一种存储器电路，其中存储器芯片通过多 点拓扑中的穿过硅的过孔来连接。然而，以此方法，过孔延伸穿过堆叠中的所有存储器芯 片，从而限制了可提供的连接性的类型。从而，期望提供一种多芯片封装或者芯片堆叠，其使用穿过芯片的过孔来提供用 于菊花链连接的其它连接来增强信号性能。

发明内容
本发明的目的是用来消除或者减轻之前多芯片装置的至少一个缺陷。在第一方面中，本发明提供包括具有顶部芯片和底部芯片的集成电路芯片的堆叠 对的多芯片装置。顶部芯片具有用于连接到外部输入信号的一个或者多个输入信号焊盘和 一个或者多个公共连接信号焊盘。每个公共连接信号焊盘相对于复制的公共连接信号焊盘 在顶部芯片的中线上或者关于顶部芯片的中线对称地布置。一个或者多个输出信号焊盘相 对于相应的输入信号焊盘关于顶部芯片的中线对称地布置。底部芯片具有和底部芯片大体 相同的信号焊盘布置，底部芯片在取向上相对于顶部芯片翻转。该装置包括用于将顶部芯 片公共连接信号焊盘和其复制的公共连接信号焊盘并行连接的并行连接的穿过芯片的过 孔。该装置还包括用于将顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘串联 连接的串行连接的穿过芯片的过孔。一个或者多个输入信号焊盘、一个或者多个公共连接信号焊盘和一个或者多个输 出信号焊盘可以沿着顶部芯片的单个边缘布置。该一个或者多个输入信号焊盘可以布置在 顶部芯片的中线的同一侧上。该装置还可以包括用于将顶部芯片输出信号焊盘和底部芯片 上其相应的输入信号焊盘串行连接的多个串行连接的穿过芯片的过孔，和/或用于将顶部 芯片公共连接信号焊盘和底部芯片上其复制的公共连接信号焊盘并行连接的多个并行连 接的穿过芯片的过孔。在一个实施例中，堆叠芯片被布置为基本不存在偏移量。例如，顶部芯片的边缘可 以和底部芯片的对应边缘垂直排齐在一起。在另一个实施例中，堆叠芯片互相面向相同的 方向。例如，具有所选择信号焊盘的第一芯片的一侧可以和具有相同的所选择信号焊盘的第二芯片的一侧面向相同的方向。在另一个方面中，本发明提供包括具有顶部芯片、偶数个中间芯片和底部芯片的 多个大体相同的芯片的多芯片装置。每个芯片包括一个或者多个输入信号焊盘和一个或者 多个公共连接信号焊盘。每个公共连接信号焊盘相对于复制的公共连接信号焊盘在芯片中 线上或者关于芯片的中线对称地布置。一个或者多个输出信号焊盘相对于相应的输入信号 焊盘关于芯片的中线对称地布置。并行连接的穿过芯片的过孔将每个芯片上的对应的公共 连接信号焊盘并行连接在一起。串行连接的穿过芯片的过孔将一个芯片上输出信号焊盘和 另一个芯片上其相应的输入信号焊盘串联连接。在此同一方面中，顶部芯片具有用于连接到外部输入信号的一个或者多个输入信 号焊盘、用于连接到外部公共信号的公共连接信号焊盘和连接到相邻芯片的相应的输入信 号焊盘的一个或者多个输出信号焊盘。底部芯片具有用于连接到外部输出信号的一个或者 多个输出信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和连接到相邻芯片的相 应的输出信号焊盘的一个或者多个输入信号焊盘。至少一个中间芯片具有串行连接到相邻 中间芯片的相应一个或者多个输入信号焊盘的一个或者多个输出信号焊盘。该多个大体相 同的芯片具有大体相同的信号焊盘布置并且在堆叠中提供。堆叠中每个交替的芯片在取向 上相对于相邻芯片翻转。偶数个中间芯片可以是具有连接到多个相邻中间芯片的相应一个或者多个输入 信号焊盘的一个或者多个输出信号焊盘的偶数倍个的中间芯片。该装置还包括布置在相邻 中间芯片的焊盘之间的绝缘件，来防止所选择的相邻焊盘之间的接触。并行连接的穿过芯 片的过孔可以延伸穿过绝缘件并且穿过中间芯片的相应的公共连接信号焊盘。穿过焊盘的 过孔可以延伸穿过绝缘件，以将其中一个中间芯片的一个或者多个输出信号焊盘连接到相 邻中间芯片的相应的一个或者多个输入信号焊盘。该装置还可以包括用于控制对多个大体相同的芯片的存取的控制器。在该情况 中，可以提供控制器输入连接，用来将来自底部芯片的输出信号焊盘连接到控制器的输入 侧。可以提供控制器输出连接，用来将控制器的输出侧连接到顶部芯片的输入焊盘。控制 器可以置于堆叠芯片下面，在该情况中，控制器输出连接可以包括丝焊，或者可以置于堆叠 芯片之上，在该情况中控制器输入连接可以包括丝焊。在又一方面中，本发明提供用于堆叠串行连接的集成电路的方法，包括如下步骤 将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，成为底部芯片；将第二芯片置于 该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大体相同；建立 穿过焊盘和芯片的通孔(via hole)，以便于实现顶部芯片的信号焊盘到底部芯片的对应信 号焊盘的连接，以建立至少一个串联连接和至少一个并行连接；在通孔中布置绝缘层；并 且在通孔中布置导体来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，从而建立 集成电路芯片堆叠对。建立穿过焊盘和芯片的通孔的步骤可以包括建立第一穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片公共连接信号焊盘和其复制公共连接信号焊盘之间的并行连接。 建立穿过焊盘和芯片的通孔的步骤可以包括建立第二穿过芯片和穿过焊盘的通孔，以便于 实现顶部芯片输出信号焊盘和底部芯片上其相应输入信号焊盘之间的串联连接。该方法还包括如下步骤在集成电路芯片的堆叠对上沉积绝缘层；在绝缘层中形成接触孔，来当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接；在接 触孔内沉积导体；蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；并且在集成 电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同。该方法还包括以下步骤提供用于控制对多个大体相同的芯片的存取的存储器控 制器；将顶部芯片的输入信号焊盘连接到控制器的输出侧；并且将来自底部芯片的输出信 号焊盘连接到控制器的输入侧。在另一方面中，本发明提供包括具有顶部芯片和底部芯片的多个大体相同的芯片 的多芯片装置。该顶部和底部芯片具有大体相同的信号焊盘布置，该底部芯片在取向上相 对于顶部芯片翻转。该装置还包括用于将顶部芯片的至少一个输出信号焊盘连接到底部芯 片的相应输入信号焊盘的至少一个串行的穿过芯片的过孔。装置中提供至少一个并行的穿 过芯片的过孔，用来将顶部芯片上至少一个公共连接信号焊盘连接到底部芯片上至少一个 复制的公共连接信号焊盘。在另一个方面中，本发明提供包括具有顶部芯片、偶数个中间芯片和底部芯片的 多个大体相同的芯片的多芯片装置。装置中每个芯片具有大体相同的信号焊盘布置。这些 芯片提供在堆叠中。堆叠中的每个交替芯片在取向上相对于相邻芯片翻转。该装置还包括 至少一个并行的穿过芯片的过孔、至少一个串行的穿过芯片的过孔和位于两个中间芯片的 输出和输入信号焊盘之间的至少一个串行连接。在又一个方面中，本发明提供包括具有顶部芯片、偶数个中间芯片和底部芯片的 多个大体相同的芯片的多芯片封装。这些芯片提供在堆叠中。装置中每个芯片具有大体相 同的信号焊盘布置。堆叠中的每个交替芯片在取向上相对于相邻芯片翻转。该装置还包括 至少一个并行的穿过芯片的过孔、至少一个串行的穿过芯片的过孔和位于两个中间芯片的 输出和输入信号焊盘之间的至少一个串行连接。该装置还包括用于连接到外部输入信号的 封装输入连接器和用于连接到外部输出信号的封装输出连接器。在又一方面中，本发明提供用于制造具有两对堆叠芯片的多芯片装置的方法，包 括如下步骤将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，成为底部芯片；将 第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大 体相同；建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应 信号焊盘的连接，以建立至少一个串联连接和至少一个并行连接；在通孔中布置绝缘层； 在通孔中布置导体，来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，从而建立 一集成电路芯片的堆叠对。在同一方面中，该方法还包括在集成电路芯片的堆叠对上沉积绝缘层；在绝缘 层中形成接触孔来当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接； 将导体沉积在接触孔内；蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；在集 成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装的多芯片 电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同；增加丝焊来将顶部芯片 的输入信号焊盘连接到控制器的输出侧，并且将底部芯片的输出信号焊盘连接到控制器的 输入侧；并且覆盖整个封装或者复合元件。对于本领域内的普通技术人员通过阅读结合附图的本发明的具体实施例的以下描述，本发明的其它方面和特征将变得清楚明了。


现在仅通过示例，并参考附图对本发明的实施例进行描述，其中图1是传统多芯片堆叠的部分顶视图和横截面视图； 图2是根据本发明实施例的适于制造的示例电路的示意图；图3A-3C分别提供包括图2所示电路的实施例的简化正投影表示中的部分顶视 图、横截面前视图和部分底视图；图4是图3的实施例的另一个简化部分顶视图；图5A-5C分别提供包括图2所示电路的另一个实施例的简化正投影表示中的部分 顶视图、横截面前视图和部分底视图；图6A-6C分别提供图2电路的实施例的详细的部分顶视图、横截面前视图和底视 图；图7和8示出根据本技术的用于制造图6中所示实施例的方法的步骤；图9是根据本发明的实施例的另一个多芯片电路的横截面前视图；和图10是根据本发明另一个实施例的多芯片封装的视横截面前视图。
具体实施例方式总的来说，本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置 的方法。该多芯片装置或者电路包括用于提供在来自至少两个芯片的信号焊盘之间的并行 连接的至少一个穿过芯片的过孔，和用于提供在来自至少两个芯片的信号焊盘之间的串行 或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共信号焊 盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线 对称地布置。为了提供这种布置，堆叠中的各芯片以大体相同的芯片交替翻转的方式设置。 当堆叠多于两个芯片时在堆叠芯片和翻转芯片的信号焊盘之间提供至少一个串行连接。贯穿孔的过孔的短互连提供较少的电感、电容和电阻，使得MCP的信号完整性优 于使用焊丝的情况。除此之外，由于因不需要间隔件而实现的小外形(low profile)，因而 封装的大小相对于使用焊丝的等价封装而言可以被最小化。本发明的实施例提供使用穿过芯片的通孔(via hole)而不是焊丝来堆叠集成电 路的方法。与多点(multi-drop)情况不同，单个封装中的串行连接的多个部件提供不同的 方式来将前一装置的输出连接到当前装置的输入，从而在输出和输入端口之间形成串行连接。本发明的实施例提供一种用于形成串行连接的多芯片装置的方法。该技术益处在 于提供了使用穿硅过孔方法来形成短线连接的方法。此处所使用的术语“串行连接”及其 各种变形表示易于实现菊花链或者环形拓扑连接的任一连接。在串行连接的芯片的环形拓 扑中，最后一个芯片环回到控制器。现在参考图2，示意性地示出了包括串行连接的集成电路的电路200。该电路200 包括四个芯片闪速存储器电路并且其被用作描述目的。本技术也可以应用到动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、专用集成电路(ASIC)、中央处理单元(CPU)或者具有类似于此处描述的串行连接拓扑的任一其它类型的多芯片电路。电路200中的每个芯片包括可以被分类成如下三种连接信号类型的连接信号公共连接信号丽、CE、VREFJP电源(VDD、VSS等)。串行输入信号^7CK、DW:3]、CSI和 DSI。串行输出信号^^/CK0、QW:3]、CS0*DS0。换句话说，一些并行或者公共连接信号可以包括时钟、复位和片选信号。图2中所 示信号是一些例子，并且本领域内的普通技术人员可以理解根据信号的性质和连接需求还 可以将其它信号适当地置于这些组的其中一个中。本发明的一个实施例具有并行连接的时钟。然而在另一个实施例中，对于时钟使 用串行连接。电源必须是并行的。根据本发明的实施例，输入和输出信号或者信号焊盘对 于任一类型的RAM、任一逻辑甚或CPU都可以是菊花链式的。参考图3A-3C，其示出了包括图2所示电路200的实施例的部分顶视图302 (图 3A)、横截面前视图304 (图3B)和部分底视图306 (图3C)的简化正投影表示300。清楚起 见，仅示出连接信号的子集。在此实施例中，堆叠并且连接了两个大体相同的芯片。如图3B中所示，其是图3A中沿着线A-A获得的横截面图，该集成电路芯片的堆叠 对包括顶部芯片308和底部芯片310。底部芯片310具有和顶部芯片308大体相同的信号 焊盘布置并且相对于顶部芯片在取向上翻转。如图3A和3C所示，每个芯片包括用于连接 到外部输入信号的一个或者多个输入信号焊盘A3-A6。提供了 一个或者多个公共连接信号 焊盘A1-A2，每个公共连接信号焊盘相对于复制的公共信号焊盘B1-B2关于顶部芯片的中 线312对称地布置。一个或者多个输出信号焊盘B3-B6相对于各自的或者对应的输入信号 焊盘A3-A6关于芯片的中线对称地布置。返回参考图3B，并行连接的穿过芯片的过孔314将顶部芯片公共连接信号焊盘和 其复制的公共连接信号焊盘并行连接。串行连接的穿过芯片的过孔316将顶部芯片输出信 号焊盘和其各自的或者对应的底部芯片上的输入信号焊盘串行连接。当图3A-3C中的不同视图302、304和306在一起排齐时，则它们示出堆叠时顶部 和底部芯片上的公共连接焊盘是如何互相排齐的，以及顶部芯片的输入信号焊盘是如何与 底部芯片上其对应的输出信号焊盘排齐在一起的。当观察到视图302和306的焊盘互相垂 直对准时，这是特别明显的。信号焊盘的这种布置使得在相同的多芯片封装中能够使用穿 过芯片的过孔实现并行和串行或者菊花链式连接。在一个实施例中，将堆叠的芯片对准使得基本不存在偏移量。例如，顶部芯片的边 缘和底部芯片的对应边缘垂直排齐。在一个实施例中，顶部芯片的所有边缘和底部芯片的 所有对应边缘垂直排齐。在另一个实施例中，堆叠的芯片互相面对相同的方向。例如，具有 所选择的信号焊盘的第一芯片的一侧和具有同样的所选择的信号焊盘的第二芯片的一侧 面对相同的方向。关于顶部芯片和底部芯片所描述的这些关系还可以描述具有多个堆叠芯 片的本发明的实施例中的相邻芯片。图4示出图3A-3C所示实施例的另一个部分顶视图，进一步详细描述芯片中信号 焊盘之间的关键几何关系。在芯片上指定焊盘的位置可以使用穿过芯片的过孔实现与大体 相同的翻转芯片的菊花链连接和并行连接。信号焊盘A3-A6是信号焊盘B3-B6关于芯片的中线312的镜像，反之亦然。信号焊盘A3-A6和B3-B6分别可以是串行输入焊盘和串行输 出焊盘。公共连接焊盘Al和A2是它们相应的复制焊盘Bl和B2关于芯片的中线的复制品 和镜像。信号焊盘Al和Bl载有互相相同的信号，并且信号焊盘A2和B2载有互相相同的信号。继续描述图4的实施例中的焊盘布置，在距芯片的中线距离Ll的位置提供输入焊 盘A6。在距芯片的中线距离L2处提供相关的、或者对应的输出焊盘B6，其中Ll =L2。类 似地，在距中线距离Lg和Lm的位置分别提供公共连接焊盘Al和A2，并且在距中线距离Lh 和Ln的位置处分别提供它们复制的公共连接焊盘Bl和B2，其中Lg = Lh并且Lm = Ln。输入焊盘A5和输入焊盘A4间隔距离La。输出焊盘B5和输出焊盘B4间隔距离 Lb, Lb等于La。类似地，对于图4中所示其它焊盘间距离，Lc = Ld并且Le = Lf。当根据本发明的实施例仅堆叠两个芯片时，在焊盘的放置和布置中存在一些灵活 性。在图4所示实施例中，中线的一侧上的焊盘全是输入，并且另一侧上的焊盘全是输出。 在另一个实施例中，可以在芯片的中线的一侧或者两侧上提供输入端口和输出端口。在该 情况中，每个输入端口和其对应输出端口位于中线的相对侧，并且成对的每一输入和输出 端口以相同的距离与中线间隔开。输入焊盘和输出焊盘可以分组在一起，但是每一组中它 们的相对放置和间隔距离并不像存在多个堆叠芯片时一样严格控制。图5A-5C示出包括图2所示电路200的另一个实施例的部分顶视图502 (图5A)、 横截面前视图504(图5B)和部分底视图506 (图5C)的简化正投影表示500。如图5B中明 显所示，该实施例示出多芯片电路或者封装中的偶数倍个芯片，诸如多对堆叠的芯片。堆叠 中的每个交替芯片相对于相邻芯片在取向上翻转。图5B中所示实施例具有多个大体相同的芯片，包括顶部芯片508、底部芯片510和 偶数个中间芯片。在该情况中，存在第一中间芯片512和第二中间芯片514。堆叠中的每个 芯片具有大体相同的信号焊盘布置并且具有与关于图3描述的芯片类似的性质。在该实施 例中，多芯片封装具有至少一个并行的穿过芯片的过孔、至少一个串行的穿过芯片的过孔 和在堆叠芯片和翻转芯片的焊盘之间的至少一个串行连接。顶部芯片508的输入信号焊盘A3-A6和公共连接信号焊盘A1-A2及B1-B2 (图5A 中所示)分别用于连接到外部输入信号和外部公共信号。顶部芯片的一个或者多个输出信 号焊盘连接到相邻芯片的相应的输入信号焊盘，如下详细描述。底部芯片510的输出信号焊盘B3-B6和公共连接信号焊盘A1-A2及B1-B2 (图5C 中所示)分别用于连接到外部输出信号和外部公共信号。底部芯片的一个或者多个输入信 号焊盘连接到相邻芯片的相应的输出信号焊盘，如下详细描述。至少一个中间芯片具有连接到相邻中间芯片的相应的一个或者多个输入信号焊 盘的一个或者多个其输出信号焊盘。在图5B中所示实施例中，提供绝缘器522来防止不应互相之间接触的相邻焊盘之间的短路。该绝缘器布置在相邻芯片的焊盘之间来防止所选择的相邻焊盘之间(诸如在不 期望连接的那些焊盘之间)的接触。使用共线性地穿过焊盘、芯片和绝缘器的过孔518来 形成相应的芯片到芯片的公共连接。在此情况中的并行连接的穿过芯片的过孔延伸穿过绝 缘件522并且穿过中间芯片的对应的公共连接信号焊盘。使用穿过芯片的过孔520或者穿过焊盘的过孔524可形成输出端口和输入端口之间的相应的串行连接。为了确保在存在绝缘件时的连接，穿过焊盘的过孔524延伸穿过该 绝缘件，将中间芯片的一个或者多个输出信号焊盘连接到相邻芯片的相应的一个或者多个 输入信号焊盘。如之前所提及的，串行连接易于形成菊花链或者环形拓扑连接。
在没有绝缘件的实施例(未示)中，用于输入和输出的焊盘可以互相物理接触来 制成用于堆叠中“中间”芯片的连接。关于使用穿过芯片的过孔的串行连接，堆叠中的前两个装置的输入和输出可以连 接在一起，而使用穿过芯片的过孔不能将第二和第三装置连接在一起，且在他们之间还提 供了绝缘。随后第三和第四装置可使用穿过芯片的过孔连接在一起。提供延伸穿过绝缘件 的穿过焊盘的过孔可在第二和第三装置之间制成期望的串行连接。堆叠中顶部和底部芯片上的输入和输出端口不连接到其它焊盘，而是连接到适当 的外部连接。电源连接也来自外部，并且使用穿过芯片的过孔在整个堆叠上具有直接并行 连接。另外还注意到，到公共连接的外部连接示出在堆叠的顶部和底部芯片上。然而，顶 部、底部或者这些连接的任一有益组合都包括在本技术中。例如，在另一个实施例(未示) 中，诸如@、@和VREF的信号具有单个的顶部或者底部连接，而诸如VDD、VSS、VDDQ和 VSSQ的电源则具有顶部和底部连接二者。在一个方面，本发明提供一种多芯片装置，其包括多个大体相同的芯片。每一个芯 片包括一个或者多个公共连接信号焊盘，其中每个信号焊盘相对于复制的公共信号焊盘对 称布置在芯片的中线上或者关于芯片的中线对称的布置。每一个芯片中提供一个或者多个 输入信号焊盘以及一个或者多个输出信号焊盘。输出信号焊盘相对于相应的输入信号焊盘 关于芯片的中线对称地布置。每一个芯片上的每一个公共连接信号焊盘通过共线性穿过芯 片的过孔连接到其他芯片的相应的公共连接信号焊盘。在该方面中，多个大体相同的芯片包括顶部芯片和底部芯片。该顶部芯片具有用 于连接到外部输入信号的一个或者多个输入信号焊盘、用于连接到外部公共信号的公共连 接信号焊盘和连接到相邻芯片的相应输入信号焊盘的一个或者多个输出信号焊盘。底部芯 片具有用于连接到外部输出信号的一个或者多个输出信号焊盘、用于连接到外部公共信号 的公共连接信号焊盘和连接到相邻芯片的相应的输出信号焊盘的一个或者多个输入信号 焊盘。偶数个中间芯片具有连接到相邻芯片的相应的一个或者多个输入信号焊盘的一个或 者多个输出信号焊盘。图6A-6C示出包括作为图2所示电路200的实施例的多芯片封装600的详细部分 顶视图602 (图6A)、横截面前视图604 (图6B)和部分底视图606 (图6C)的简化正投影表 示500。其示出了所有的连接信号。注意到由于&对称布置在芯片的中线上，其没有复制。 下面将描述顶部芯片上的输入焊盘CSI (公共选通输入)和底部芯片上的输出端口 CSO (公 共选通输出)之间的示例性串行连接或者菊花链连接。这提供了关于具有四个芯片或者更 多偶数个芯片的堆叠中的串行或者菊花链连接上的进一步的细节。如图6B中所示，外部连接将公共选通输入信号CSI载入顶部芯片上的CSI焊盘 610。顶部芯片中的CSO焊盘612载有对应的输出信号。穿过芯片的过孔614从CSO焊盘 612获得该输出并且将其作为输入连接到第一中间芯片的CSI焊盘616。第一中间芯片中 的CSO焊盘618载有该输出信号。
第二中间芯片的CSO焊盘620通过绝缘件622和第一中间芯片的CSI焊盘614隔 离，来防止堆叠中这两个相邻焊盘之间的连接。穿过焊盘的过孔624从第一中间芯片的CSO 焊盘618获得该输出并且将其作为输入连接到第二中间芯片的CSI焊盘626。第二中间芯 片中的CSO焊盘620载有对应的输出信号。穿过芯片的过孔628从CSO焊盘620获得该输出并且将其作为输入连接到底部芯 片的CSI焊盘630。底部芯片中的CSO焊盘632载有到外部连接的输出信号。在一个实施例中，公共连接焊盘包括一个或者多个电源焊盘，其数量足以在执行 同步输入和输出缓存时供应足够的操作电流和稳定的电压电平。图7和8示出根据本发明的制造多芯片装置的方法的步骤。通过交替翻转芯片， 每一芯片的顶侧，即形成有晶体管的表面，互相背对(faceopposite)，并且使用诸如穿过硅 的过孔的穿过芯片的过孔将两个焊盘垂直的互相连接。在制成用于两个芯片的第一连接之 后，沉积绝缘层来防止两个组合的多芯片(总的四个芯片)的焊盘之间的任一电短路。图7 是示出了制造集成电路芯片的堆叠对的步骤，而图8示出在制造具有多个堆叠芯片对或者 组合芯片对的多芯片装置中的其它步骤。在图7中，步骤702中，将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向， 诸如向下，从而形成底部芯片。在步骤704，将第二芯片置于翻转的第一芯片的顶部上，该第 二芯片在焊盘布置和放置上和第一芯片大体相同。在步骤706中，建立穿过焊盘和芯片的 通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号焊盘的连接，从而建立至少 一个串行连接和至少一个并行连接。由于两个芯片的大体相同的信号焊盘布置，步骤706可以包括建立第一穿过芯片 和穿过焊盘的通孔来便于形成顶部芯片公共连接信号焊盘和其复制公共连接信号焊盘之 间的并行连接。步骤706还可以包括建立第二穿过芯片和穿过焊盘的通孔，以便于形成顶 部芯片输出信号焊盘和底部芯片上其相应输入信号焊盘之间的串行连接。在步骤708中，在所述通孔中布置绝缘层。在步骤710中，在所述通孔中布置导体 (例如，铜)来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接。在一个实施例中， 在步骤710的最后，制成堆叠的芯片对，该堆叠包括用于并行连接顶部芯片公共连接信号 焊盘和其复制的公共连接信号焊盘的至少一个并行连接的穿过芯片的过孔，和用于串行连 接顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘的至少一个多个串行连接 的穿过芯片的过孔。
现在参考图8，其示出在制造具有两对堆叠芯片的多芯片装置的方法中的其它步 骤。在步骤802中，在集成电路芯片的第一堆叠对的顶部上沉积绝缘层。在步骤804中，在 所述绝缘层中形成接触孔，以便当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘 之间的连接。在步骤806中，在之前步骤中形成的接触孔中填充或者沉积导体。在步骤808 中，蚀刻导体层，使得多余的导体材料从接触孔之外的部分移除。在步骤810，将根据图7的 步骤702-710制成的两个之前组合的芯片接附在集成电路芯片的第一堆叠对的顶部上，从 而建立用于多芯片封装的多芯片电路。在一个实施例中，用于堆叠串联集成电路的方法，包括以下步骤将第一芯片翻 转；将第二芯片置于翻转第一芯片上；在第二芯片中的公共连接和输出端口上建立穿过焊 盘和芯片的通孔(via hole)；在通孔中布置绝缘层；在通孔中布置导体(例如铜)；沉积绝缘层；在绝缘层中形成接触孔；在接触孔中填充导体；蚀刻导体层；并且将两个芯片接附到 之前组合的芯片。图9是根据本发明的实施例的另一个电路900的前视图。在此实施例中，在形成多芯片电路的堆叠中存在八个芯片。顶部、底部和中间芯片具有类似于关于图5和6所描述 的在芯片之间和堆叠中的连接。如图9中所示，相同的芯片的堆叠具有外部连接，该外部连 接连接到封装输入和输出或者连接到引脚或者球，诸如球栅阵列(BGA)。例如，电路可以使 用多个焊丝或者一个球栅连接到封装上的引脚或者引线框架。BGA在存储器工业中是公知 的，用来提供高性能，诸如用于CPU封装。球栅是系统总线，并且可以和并行或者串行(菊 花链)连接一起使用。BGA相比于基于引脚或者TSOP(薄的小轮廓封装)连接可提供更少 的电容和负载。DDR2和DDR3和其他高速器件都使用BGA。BGA用于连接外部，不用于芯片 间连接。图10示出根据本发明另一个实施例的多芯片封装1000的视横截面前视图。根 据本发明的一些方面，提供具有多个级联存储器装置的存储器系统。这些存储器装置可以 串行连接，并且外部存储器控制器可以接收并且提供数据和控制信号给存储器系统。类似 的布置在2005年12月30日提交、2007年4月5日公开的题名为“多个独立串行链路存储 器”的具有共同受让人的美国专利申请公开文本No. 2007/0076479-A1中描述，其内容通过 引用包含于此。当本发明的实施例用于诸如NAND闪存的特定类型的存储器时，期望提供在同一 封装中的且和其他存储器芯片堆叠在一起的存储器控制器。对于许多类型的存储器芯片 (例如，DRAM、SRAM或者其他逻辑)，诸如图9中所示，控制器将不和堆叠的芯片合并在一起。在图10的实施例中，控制器1002置于堆叠的芯片1004的下方。来自存储器的输 出信号焊盘通过控制器输入连接1006连接到控制器的输入侧。控制器输入连接1006可以 是焊丝、过孔、球栅或者任一其它适合连接。控制器的输出侧通过控制器输出连接1008连 接到存储器堆叠的顶部芯片的输入焊盘。控制器输出连接1008可以是丝焊或者任一其它 适合连接。图10中仅示出用来说明连接的类型和性质的一些示意性连接。在另一个实施例(未示出)中，控制器可以置于顶部上用来将控制器的输出侧连 接到存储器的输入侧。提供合适的控制器输出连接来制成那些连接，并且提供适合的控制 器输入连接来将存储器堆叠的输出侧连接到控制器的输入。在这样的实施例中，通过堆叠 中的串行连接可以实现环回连接，其中最后一个装置环回到控制器。在制造多芯片封装中，如有关图7和8所述的穿过芯片的过孔的建立是制造工艺 中的一些步骤。当包括控制器时，还可以包括其他的步骤。在这种封装(包封)步骤中，可 以加入控制器输入和输出连接。这可以包括增加丝焊来将控制器输出连接到存储器输入， 或者反之亦然。其他的步骤包括覆盖整个封装或者复合件。图3-10中描述的芯片使用硅衬底技术制成。然而，使用砷化镓、锗、锗化硅或者任 意其它衬底技术制成的实施例也可以包括在本技术中。注意到，为了说明清楚并且易于说明，在图3-10中所示实施例中，焊盘沿着芯片 的单个边缘布置。焊盘还可以沿着芯片的两个、三个或者四个边缘布置，并且这些都包括在 本技术中。图2-10中所示芯片的物理尺寸和比例并不是按比例画出的。为了说明清楚，一些尺寸被放大或者缩小。在上述描述中，出于解释的目的，描述了大量细节以便提供对本发明的实施例的 全面理解。然而，对于本领域内的普通技术人员而言显而易见的是为了实现本发明并不需 要这些特定细节。在其他实施例中，以框图形式示出公知电结构和电路以不致混淆本发明。本发明的上述实施例仅用于示例目的，本领域技术人员可以在不脱离仅由所附的 权利要求所限定的本发明保护范围之内对这些具体实施例进行各种替换、修改和变更。
权利要求
一种包括集成电路芯片的堆叠对的多芯片装置，包括顶部芯片，具有用于连接到外部输入信号的一个或者多个输入信号焊盘；一个或者多个公共连接信号焊盘，每个公共连接信号焊盘相对于复制的公共连接信号焊盘关于该顶部芯片的中线对称地布置；相对于相应的输入信号焊盘关于该顶部芯片的中线对称地布置的一个或者多个输出信号焊盘；底部芯片，具有和顶部芯片大体相同的信号焊盘布置，该底部芯片相对于该顶部芯片在取向上翻转；并行连接的穿过芯片的过孔，用于将顶部芯片公共连接信号焊盘和其复制的公共连接信号焊盘并行连接；和串行连接的穿过芯片的过孔，用于将顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘串联连接。
2.权利要求1的装置，其中，所述一个或者多个输入信号焊盘、一个或者多个公共连接 信号焊盘和一个或者多个输出信号焊盘沿着所述顶部芯片的单个边缘布置。
3.权利要求1的装置，还包括用于将顶部芯片输出信号焊盘和底部芯片上其相应的输 入信号焊盘串联连接的多个串行连接的穿过芯片的过孔。
4.权利要求1的装置，还包括用于将顶部芯片公共连接信号焊盘和在底部芯片上其复 制的公共连接信号焊盘并行连接的多个并行连接的穿过芯片的过孔。
5.权利要求1的装置，其中，所述一个或者多个输入信号焊盘布置在顶部芯片的中线 的同一侧上。
6.权利要求1的装置，其中，所述顶部芯片和底部芯片对准，使得基本不存在偏移量。
7.权利要求6的装置，其中，所述顶部芯片的边缘和底部芯片的对应边缘垂直排齐在一起。
8.权利要求1的装置，其中，所述顶部芯片和底部芯片互相面向相同的方向。
9.权利要求8的装置，其中，具有所选择的信号焊盘的顶部芯片的一侧和具有相同的 所选择信号焊盘的底部芯片的一侧面向相同的方向。
10.一种多芯片装置，包括具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片，每个芯片包括 一个或者多个输入信号焊盘；一个或者多个公共连接信号焊盘，每个公共连接信号焊盘相对于复制的公共连接信号 焊盘关于芯片的中线对称地布置；一个或者多个输出信号焊盘，相对于相应的输入信号焊盘关于芯片的中线对称地布置；并行连接的穿过芯片的过孔，用于将每个芯片上对应的公共连接信号焊盘并行连接；禾口串行连接的穿过芯片的过孔，用于将一个芯片的输出信号焊盘和另一个芯片上其相应 的输入信号焊盘串联连接；所述顶部芯片具有用于连接到外部输入信号的一个或者多个输入信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和用于连接到相邻芯片的相应输入信号焊盘的一个 或者多个输出信号焊盘；所述底部芯片具有用于连接到外部输出信号的一个或者多个输出信号焊盘、用于连接 到外部公共信号的公共连接信号焊盘和用于连接到相邻芯片的相应的输出信号焊盘的一 个或者多个输入信号焊盘；至少一个所述中间芯片具有串行连接到相邻中间芯片的相应的一个或者多个输入信 号焊盘的一个或者多个输出信号焊盘，并且所述多个大体相同的芯片在堆叠中提供，堆叠中的每个交替的芯片相对于相邻芯片在 取向上翻转，每个芯片具有大体相同的信号焊盘布置。
11.权利要求10的装置，其中，所述偶数个中间芯片包括具有连接到多个相邻中间芯 片的相应一个或者多个输入信号焊盘的一个或者多个输出信号焊盘的多个中间芯片。
12.权利要求10的装置，还包括布置在相邻中间芯片的焊盘之间的绝缘件，用来防止 所选择的相邻焊盘之间的接触。
13.权利要求12的装置，其中，所述并行连接的穿过芯片的过孔延伸穿过绝缘件并且 穿过所述中间芯片的相应公共连接信号焊盘。
14.权利要求12的装置，还包括延伸穿过绝缘件的穿过焊盘的过孔，用来将其中一个 中间芯片的一个或者多个输出信号焊盘连接到相邻中间芯片的相应一个或者多个输入信 号焊盘。
15.权利要求12的装置，还包括用于控制对多个大体相同的芯片的存取的控制器；控制器输入连接，用来将来自底部芯片的输出信号焊盘连接到控制器的输入侧；以及控制器输出连接，用来将控制器的输出侧连接到顶部芯片的输入焊盘。
16.权利要求15的装置，其中，所述控制器置于所述堆叠的芯片下面，并且所述控制器 输出连接包括丝焊。
17.权利要求15的装置，其中，所述控制器置于堆叠的芯片之上，并且控制器输入连接 包括丝焊。
18.一种用于堆叠串行连接的集成电路的方法，包括将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，形成底部芯片；将第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一 芯片大体相同；建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号 焊盘的连接，以建立至少一个串行连接和至少一个并行连接；在所述通孔中布置绝缘层；并且在所述通孔中布置导体，来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接， 建立集成电路芯片的堆叠对。
19.权利要求18的方法，其中，所述建立穿过焊盘和芯片的通孔的步骤包括建立第一 穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片公共连接信号焊盘和其复制公共连接信 号焊盘之间的并行连接。
20.权利要求18的方法，其中，所述建立穿过焊盘和芯片的通孔的步骤包括建立第二穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片输出信号焊盘和底部芯片上其相应输入信号焊盘之间的串行连接。
21.权利要求18的方法，还包括在所述集成电路芯片的堆叠对上沉积绝缘层；在所述绝缘层中形成接触孔，以便当另一个芯片随后布置在顶部上时允许特定相邻信 号焊盘之间的连接；将导体沉积在接触孔内；蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；并且 在所述集成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片 封装的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同。
22.权利要求21的方法，还包括提供用于控制对多个大体相同的芯片的存取的存储器控制器； 将顶部芯片的输入信号焊盘连接到控制器的输出侧；并且 将来自底部芯片的输出信号焊盘连接到控制器的输入侧。
23.一种多芯片装置，包括具有顶部芯片和底部芯片的多个大体相同的芯片，该顶部和底部芯片具有大体相同的 信号焊盘布置，该底部芯片在取向上相对于顶部芯片翻转；用于将顶部芯片的至少一个输出信号焊盘连接到底部芯片的相应输入信号焊盘的至 少一个串行的穿过芯片的过孔；用于将顶部芯片上至少一个公共连接信号焊盘连接到底部芯片上至少一个复制的公 共连接信号焊盘的至少一个并行的穿过芯片的过孔。
24.—种多芯片装置，包括具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片，所述装置中每个 芯片具有大体相同的信号焊盘布置，所述多个芯片提供在堆叠中，堆叠中的每个交替芯片 在取向上相对于相邻芯片翻转；至少一个并行的穿过芯片的过孔； 至少一个串行的穿过芯片的过孔；和位于两个中间芯片的输出和输入信号焊盘之间的至少一个串行连接。
25.一种多芯片封装，包括具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片，所述装置中每个 芯片具有大体相同的信号焊盘布置，所述多个芯片提供在堆叠中，所述堆叠中的每个交替 芯片在取向上相对于相邻芯片翻转； 至少一个并行的穿过芯片的过孔； 至少一个串行的穿过芯片的过孔；位于两个中间芯片的输出和输入信号焊盘之间的至少一个串行连接； 用于连接到外部输入信号的封装输入连接器；和 用于连接到外部输出信号的封装输出连接器。
26.一种用于制造具有两对堆叠芯片的多芯片装置的方法，包括将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，成为底部芯片；将第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一 芯片大体相同；建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号 焊盘的连接，以建立至少一个串联连接和至少一个并行连接； 在通孔中布置绝缘层；以及在通孔中布置导体，来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，从而 建立一个集成电路芯片的堆叠对；在集成电路芯片的堆叠对的顶部上沉积绝缘层；在绝缘层中形成接触孔，来当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘 之间的连接；将导体沉积在接触孔内；蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；在集成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装 的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同；增加丝焊，用来将顶部芯片的输入信号焊盘连接到控制器的输出侧并且将底部芯片的 输出信号焊盘连接到控制器的输入侧；并且 覆盖整个封装或者复合件。
全文摘要
本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置的方法。该多芯片装置或者电路包括用于提供至少两个芯片的信号焊盘之间的并行连接的至少一个穿过芯片的过孔，和用于提供至少两个芯片的信号焊盘之间的串行或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共连接信号焊盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线对称地布置。为了提供这种布置，堆叠中的芯片以将大体相同的芯片交替翻转的方式布置。当堆叠多于两个芯片时在堆叠和翻转的芯片的信号焊盘之间提供至少一个串行连接。
文档编号H01L25/065GK101842896SQ200880114064
公开日2010年9月22日 申请日期2008年12月18日 优先权日2007年12月20日
发明者潘弘柏 申请人:莫塞德技术公司