专利名称：：集成电路和制作存储单元的方法
技术领域：
：本发明涉及一种制作集成电路结构的方法，尤其涉及一种制作以晶闸管为基体的随机存取存储器(thyristor-basedrandomaccessmemory，T-RAM)的方法。
背景技术：
：晶闸管(thyristor)为一种开关元件(switchingapplication)，因为晶闸管的结构具有四层的P1-N1-P2-N2，因此共有三个串连(inseries)的P-N结(junction)，其中与位于最外面的P1层电连接的电极被定义为阳极(anode)，而与最外面的N2层电连接的电极被定义为阴极(cathode)，而另外一个位于中间的P2层，则与一栅极(gate)结构相连接，具有这样结构的晶闸管即为一硅控整流器(silicon-controlledrectifier，SCR)。而晶闸管作用上的特性是，当正电位被加至阳极，而负电位被加至阴极时，因为中间的结为逆偏(reversebiased)，所以晶闸管将不会有任何电流流过。但是，当正电压加至栅极时，晶闸管将会被导通，使晶闸管导通的电压称为超崩电压(breakovervoltage)。当电压到达此值时，电流会跨过结而从阴极至阳极持续流动，这个电流被称为维持电流(holdingcurrent)。晶闸管被导通之后，栅极就不再被晶闸管控制，电流将持续流动，除非电路断开或是外加电压降至零，电流的流动才会停止，所以，晶闸管具有保持电压(holdingvoltage)的特性。另外，晶闸管也是一种双极性元件(bipolardevice)，具有双稳(bistable)特性与负电阻特性(negativedifferentialresistance，NDR)，所以，亦被应用于静态随机存取存储器(staticrandomaccessmemory，SRAM)中，而这种具有晶闸管的存储器被称为T-RAM。美国专利6,528,356即揭露一种制作T-RAM的方法，此T-RAM包括一垂直式的晶闸管和一金属氧化物半导体(metaloxidesemiconductor，MOS)。所谓垂直式的晶闸管指晶闸管的P1-N1-P2-N2结构，成上、下堆叠的方式排列，虽然，这种T-RAM具有稳定的电流、较高的热稳定性等优点。但是，由于垂直式的晶闸管需要进行多次的多晶硅(polysilicon)沉积(deposition)，所以对现行的互补式金属氧化物半导体工艺来说，工艺整合不易，而且，必须额外增加诸多步骤来完成垂直式晶闸管的制作。相对地，制作一水平式P1N1P2N2结的晶闸管，即不需要多增加任何扩散(diffusion)或者沉积的工艺。但是，因为水平式的晶闸管必须设置于硅覆绝缘(silicononinsulator，SOI)的基板上，以避免水平式的晶闸管发生漏电流的情况，进而能维持保持电压的效果。可是，目前互补式金属氧化物半导体(complementarymetal-oxidesemiconductor，COMS)工艺一般是使用硅基底为主，并非使用硅覆绝缘基板，所以，现有技术中制作T-RAM的方式，还是无法完全和目前的互补式金属氧化物半导体工艺结合。因此，如何研发出一种工艺，以利用现行的互补式金属氧化物半导体工艺来制作T-RAM，实为重要课题。
发明内容本发明的目的为提供一集成电路结构，以解决现有技术的问题。本发明揭露一种集成电路结构设置于基底上，此集成电路定义为一逻辑区，以及一存储单元区。此存储单元区包括一储存电荷区和一非储存电荷区，此储存电荷区的基底上具有一绝缘层，而绝缘层上方具有一晶闸管，以及一非储存电荷区，具有一晶体管位于基底上。本发明还揭露一种制作存储单元的方法，包括提供一基底，此基底定义有一储存电荷区和一非储存电荷区，接着形成一浅沟隔离于储存电荷区的基底中，并形成一硅层于浅沟隔离上以及非储存电荷区的基底上，最后再形成一晶闸管于浅沟隔离上、一晶体管于非储存电荷区。由于本发明为将水平式的晶闸管，制作于现行互补式金属氧化物半导体工艺中最常使用的硅基底上。因此，本发明可以直接应用于现行的互补式金属氧化物半导体工艺中，再者，由于设置晶体管的非储存电荷区不具有浅沟隔离，所以晶体管还是可以维持较佳漏电流的特性。图1至5为本发明的工艺示意图。简单符号说明100半导体晶片102硅基底104浅沟隔离106硅层302、304掺杂多晶硅层306、308栅极绝缘层316、318栅极结构310、312、314轻掺杂区402间隙壁404、406、408、410、412掺杂区502自对准金属硅化物阻挡层504金属硅化物506接触插塞508介电层510晶闸管512晶体管A储存电荷区B非储存电荷区C保留区具体实施方式请参考图1至5，图1至5为本发明的优选实施例的工艺示意图。如图1所示，本发明的集成电路结构制作于一半导体晶片100上，半导体晶片100包括有一硅基底102，且硅基底102定义有一储存电荷区A以及一非储存电荷区B，而储存电荷区A还具有一浅沟隔离104。以现行技术来说，形成浅沟隔离104的方法，为先于硅基底100表面形成一图案化硬掩模(hardmask)层(未显示)，例如一含有垫氧化层(padoxide)以及氮硅化合物层的堆叠结构层，接下来进行一蚀刻工艺，以于未被硬掩模层覆盖的硅基底102的表面，形成一浅沟(trench)(未显示)。接着，进行一旋涂玻璃(SOG)、化学气相沉积(chemicalvapordeposition，CVD)等工艺，以于浅沟中填入一介电物质，如二氧化硅(siliconoxide)等非导体物质，并且进行一化学机械抛光(chemicalmechanicalpolishing，CMP)工艺，以将多余的介电物质去除，则剩余位于浅沟中的二氧化硅，即形成浅沟隔离104。最后再去除图案化硬掩模层。请参考图2，浅沟隔离104完成后，接下来，于浅沟隔离104和非储存电荷区B的硅基底102表面上，利用一低压化学气相沉积(lowpressurechemicalvapordeposition，LPCVD)工艺，形成一硅层106。然后，再视工艺及产品的需求，对半导体晶片100进行一离子注入(ionimplantation)工艺，使半导体晶片100形成一掺杂井于硅层106和硅基底102中，而在本实施例中，形成于硅层106和硅基底102的掺杂井为一P型掺杂井。值得一提的是，其中，硅层106也可以利用外延生长法(epitaxialgrowthmethod)来制成，也就是说，将完成浅沟隔离104制作的半导体晶片100，放入反应容器(未显示)中，加温至摄氏1200度左右，并将反应气体通入反应容器中，以于储存电荷区A的浅沟隔离104表面上，和非储存电荷区B的硅基底102表面上形成硅层106。之后，再进行一离子注入工艺，产生掺杂井于硅层106和硅基底102中。另外，为省略形成掺杂井的离子注入工艺，亦可于形成硅层106时，直接沉积或者外延含有掺杂成分的硅，来形成硅层106，这样做法形成的硅层106，在形成时即为一掺杂硅层。随后请参考图3，形成一介电层(未显示)和一覆盖掺杂多晶硅层(未显示)于硅层106上方，接着，进行一蚀刻工艺，以于储存电荷区A和非储存电荷区B上分别形成栅极结构316、318，其中介电层被蚀刻成栅极绝缘层306、308，而覆盖掺杂多晶硅层则被蚀刻成为掺杂多晶硅层302、304，用来当作栅极导电层。所以，栅极结构316、318分别包括有栅极绝缘层306、308，以及掺杂多晶硅层302、304设置于栅极绝缘层306、308上方。在本优选实施例中，栅极结构316为之后制成的晶闸管的栅极，而栅极结构318则为之后制成的晶体管的栅极。为了制作后续形成的晶闸管的P1N1P2N2结，所以，先在储存电荷区A中定义一保留区C，保留区C为之后制成的晶闸管的P1层，亦即阳极(anode)，的位置。接着，于保留区C上方设置一掩模层或者一光致抗蚀剂层，以遮蔽保留区C，然后再进行一离子注入工艺，以于栅极结构316、318两侧的硅层106中，形成轻掺杂(lightlydopeddrain，LDD)区310、312、314。请参考图4，然后，于半导体晶片100表面均匀地形成一厚度均匀的氮化硅(SiN)层(未显示)，覆盖于硅层106与栅极结构316、318上，接着，进行一各向异性干蚀刻(anisotropicdryetching)工艺，以回蚀刻氮化硅层(未显示)，而于栅极结构316、318两侧形成间隙壁402。接续，同样地，再利用一掩模层或者一光致抗蚀剂层遮蔽保留区C，并进行一离子注入工艺，以形成掺杂区404、406、408。其中，由于本优选实施例的掺杂区404、406、408为一N型掺杂区，因此P型的硅层106，便会因为N型的掺杂区404、406的形成，而将硅层106区隔出P型的掺杂区410、412。请参考图5，接着利用一沉积和一蚀刻工艺，于部分的栅极结构316、掺杂区404和部分掺杂区410的上方，形成一自对准金属硅化物阻挡层(salicideblock，SAB)502。接下来，进行一自对准金属硅化物(salicide)工艺，以于未被自对准金属硅化物阻挡层502遮蔽的栅极结构316、掺杂区410上方，以及栅极结构318、掺杂区406、408上方分别形成金属硅化物504。而栅极结构316和水平式排列的P型掺杂区410-N型掺杂区404-P型掺杂区412-N型掺杂区406结构即形成晶闸管510，且P型掺杂区410为阳极(anode)，N型掺杂区406为阴极(cathode)。而栅极结构318和掺杂区406、408则形成N型晶体管512。之后，形成一介电层508于半导体晶片100上方，最后，再形成所需的各接触插塞(contactplug)506，以连接后续的金属内连线电路，以完成整个集成电路的工艺。根据上述工艺，本优选实施例另揭露一种集成电路结构，其包括有一晶闸管510设于基底102的浅沟隔离104上，以及一晶体管512设于基底102上。其中，晶闸管510包括栅极结构316和水平式排列的P型掺杂区410-N型掺杂区404-P型掺杂区412-N型掺杂区406结构，而晶体管512包括栅极结构318和用来当作漏极/源极的掺杂区406、408，而且晶闸管510的N型掺杂区406即为晶体管512的漏极/源极。而本发明的集成电路结构可应用于一存储器，一般来说，存储器包括一逻辑区和一存储单元(memorycell)区，以上述实施例为例，本发明的存储单元区包括储存电荷区A和非储存电荷区B，而储存电荷区A中具有晶闸管510，且非储存电荷区B中具有晶体管512。因为本发明的储存电荷区A中具有晶闸管510，且晶闸管510为存储器的存储单元区的一部份，所以本发明制作完成一T-RAM，另外，本发明的晶闸管510的制作过程与晶体管512一并完成，故本发明的制作方法可应用于现行的互补式金属氧化物半导体工艺中。值得一提的是，在本发明的变化型中，本发明的硅层或者是硅基底亦可为N型的掺杂区，而轻掺杂区310、312、314和掺杂区404、406、408则为P型的掺杂区。由于现有技术中，具有水平式晶闸管的T-RAM都必须设置上硅覆绝缘上，但是，硅覆绝缘并非现行互补式金属氧化物半导体工艺所用的基底材料，所以现有技术无法真正应用于现行的互补式金属氧化物半导体工艺中。但是，本发明为将水平式的晶闸管，制作于现行互补式金属氧化物半导体工艺中最常使用的硅基底上。其中，制作方法先于储存电荷区的基底表面形成一浅沟隔离，再于储存电荷区和非储存电荷区的基底表面形成一硅层。接下来，再通过形成晶体管的工艺，一并形成晶闸管，即可完成本发明的T-RAM。综合以上所述，本发明可以直接应用于现行的互补式金属氧化物半导体工艺中，再者，由于设置晶体管的非储存电荷区不具有浅沟隔离，所以晶体管还是可以维持较佳漏电流的特性。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。权利要求1.一种集成电路，位于基底上，该基底又定义为逻辑区和存储单元区，且该基底上方又具有硅层，该存储单元区包括储存电荷区，位于该储存电荷区的该基底中具有绝缘层，该绝缘层上方具有晶闸管，该晶闸管有部分位于该硅层中；以及非储存电荷区，具有晶体管位于该硅层上。2.如权利要求1所述的集成电路，其中该集成电路为存储器。3.如权利要求1所述的集成电路，其中该绝缘层为浅沟隔离。4.如权利要求3所述的集成电路，其中该晶闸管包括第一栅极结构位于该硅层上；二空穴(P)扩散区、二电子(N)扩散区，分别交错且水平排列，以形成PNPN排列结构于该硅层中。5.如权利要求3所述的集成电路，其中该晶体管为金属氧化物半导体晶体管。6.如权利要求5所述的集成电路，其中该金属氧化物半导体晶体管包括栅极位于该硅层上；以及漏极/源极位于该硅层中。7.一种制作存储单元的方法，包括提供基底，该基底定义为储存电荷区和非储存电荷区；形成浅沟隔离于该储存电荷区的该基底中；形成硅层于该浅沟隔离上以及该非储存电荷区的该基底上；以及形成晶闸管于该浅沟隔离上的该储存电荷区、晶体管于该非储存电荷区。8.如权利要求7所述的方法，其中该硅层为掺杂硅层。9.如权利要求7所述的方法，其中形成该硅层后，又包括第一离子注入工艺，使得该基底以及该硅层形成掺杂井。10.如权利要求7所述的方法，其中形成该晶闸管和该晶体管的步骤包括形成二栅极结构分别于该储存电荷区和该非储存电荷区的该硅层上；进行第二离子注入，于该些栅极结构两侧的该硅层中，形成多个轻掺杂区；分别形成间隙壁于该些栅极结构周围；以及进行第三离子注入，于该些栅极结构两侧的硅层中，形成多个掺杂区。11.如权利要求10所述的方法，其中该储存电荷区又包括保留区，且该进行该第二离子注入时，还包括利用第一掩模遮蔽住该保留区。12.如权利要求11所述的方法，其中进行该第三离子注入之前还包括利用第二掩模遮蔽住该保留区。13.如权利要求10所述的方法，其中形成该些掺杂区后，又包括下列步骤形成自对准金属硅化物阻挡层于该储存电荷区的部分该栅极结构和部分该硅层上；以及进行自对准金属硅化物工艺，于该些掺杂区上方、未被该自对准金属硅化物阻挡层覆盖的该些栅极结构上方，形成多个金属硅化物。14.如权利要求10所述的方法，其中该存储单元应用于T-RAM存储器中。全文摘要一种集成电路结构设置于基底上，此集成电路包括逻辑区，以及存储单元区。此存储单元区包括储存电荷区和非储存电荷区，而在储存电荷区的基底上具有一绝缘层，而绝缘层上方则具有一晶闸管，而非储存电荷区则具有一晶体管位于基底上。文档编号H01L21/70GK101079424SQ20061008447公开日2007年11月28日申请日期2006年5月23日优先权日2006年5月23日发明者郭建利申请人:联华电子股份有限公司