专利名称：倒装芯片锡银凸块结构及其制造方法
技术领域：
本发明涉及倒装芯片封装技术领域，尤其涉及一种倒装芯片锡银凸块的结构及其 制造方法。
背景技术：
倒装芯片技术FCT(flip chip technology)是当今半导体封装技术的发展方向。 以往的一级封装技术都是将芯片的有源区面朝上，背对基板粘贴后键合(引线键合和载带 自动键合TAB)，而倒装芯片技术则是将芯片有源区面对基板进行键合。倒装芯片技术的特 点是在芯片和基板上分别制备焊盘，然后面对面键合。倒装芯片技术可以利用芯片上所有 面积来获得I/O端，硅片利用效率得到极大提高，它能提供最高的封装密度、最高的I/O数 和最小的封装外形。利用倒装芯片技术，引线可以做得最短，电抗最小，可以获得最高的工 作频率和最小的噪声。实现倒装芯片技术，凸点的形成是其工艺过程的关键。凸点的作用是充当IC与电 路板之间的机械互连和电互连，有时还起到热互连的作用。在典型的倒装芯片器件中，互连 由凸块下金属层(UBM)和凸点本身构成。凸点制作技术的种类很多，如蒸发沉积法、印刷 法、钉头凸点法、钎料传送法、电镀法等。电镀法由于成本较低目前已是凸点制作的常用工 艺。对电镀凸点工艺而言，UBM材料要溅射在整个晶片的表面上，然后淀积光刻胶，并用光 刻的方法在IC键合点上形成开口。然后将焊接材料电镀到晶片上并包含在光刻胶的开口 中。其后将光刻胶剥离，并对曝光的UBM材料进行刻蚀，对芯片进行再流，形成最终的凸点。在电镀的过程中，电镀的电流和时间控制非常重要且难以掌握，对于电镀的锡银 凸块，凸块内部锡银的金属质量比对于其工作的可靠性更是有着重要的影响。如果凸块内 银的含量过高(大于3. 5%)就有可能形成银针，也可能导致芯片上凸块之间的短路从而损 坏芯片。如果凸块内锡的含量过高(大于99.5%)，就有可能在工作电流的作用下形成锡 须，导致芯片上凸块之间的短路从而损坏芯片，同时凸块中锡的含量过高，锡也容易扩散到 UBM的结构中形成锡铜金属络合物，严重影响器件的可靠性。
发明内容
本发明的目的是提供一种倒装芯片锡银凸块的结构及其制造方法，通过控制锡银 的金属质量比防止出现锡须和银针，防止芯片的凸块间的短路，提高器件的可靠性。为了实现上述的目的，本发明提供一种倒装芯片锡银凸块结构，包括焊盘，位于部分芯片之上；钝化层，覆盖所述芯片及所述焊盘的两端；凸块下金属层，覆于所述焊盘之上；锡银凸块，形成于所述凸块下金属层之上，包括底端部分和上端部分，所述底端部 分的银含量大于所述上端部分的银含量。可选的，所述焊盘为铝压焊块。
可选的，所述凸块下金属层包括依次位于焊盘上的溅射凸块下金属层和电镀凸块 下金属层。可选的，所述溅射凸块下金属层包括依次位于焊盘上的Ti金属层和Cu金属层。可选的，所述电镀凸块下金属层包括位于所述溅射凸块下金属层上的Cu金属层， 以及位于所述的Cu金属层上的Ni金属层。可选的，所述Cu金属层的厚度为4_5um。可选的，所述Ni金属层的厚度为3_4um。可选的，所述锡银凸块底端部分银含量的质量百分比为3. 0% -4. 0%。可选的，所述锡银凸块上端部分的银含量的质量百分为0. 5% -3. 0%。可选的，所述锡银凸块底端部分的厚度为3-9um。为了实现上述的目的，本发明还提供一种倒装芯片锡银凸块结构制造方法，包括 如下步骤提供芯片，所述芯片上部分覆盖有焊盘及覆盖所述芯片及所述焊盘的两端的钝化 层，在所述钝化层及焊盘上形成凸块下金属层；在凸块下金属层上电镀底端部分的锡银凸块，然后在底端部分的锡银凸块上电镀 上端部分的锡银凸块，所述底端部分的银含量大于所述上端部分的银含量；回流所述底端部分和上端部分的锡银凸块，形成锡银凸块结构。可选的，所述焊盘为铝压焊块。可选的，所述形成凸块下金属层的步骤包括在所述钝化层及焊盘上先溅射一层 Ti金属层，再溅射一层Cu金属层，形成溅射凸块下金属层。可选的，在所述凸块下金属层上形成电镀凹槽。可选的，在所述电镀凹槽内电镀锡银凸块底端部分及上端部分。可选的，在所述电镀凹槽内的凸块下金属层之上形成电镀凸块下金属层；可选的，所述形成电镀凸块下金属层的步骤包括首先在所述电镀凹槽内的溅射 凸块下金属层之上电镀Cu金属层，其次于所述Cu金属层上电镀Ni金属层。可选的，所述Cu金属层的厚度为4_5um。可选的，所述Ni金属层的厚度为3_4um。可选的，在所述电镀凹槽内，电镀凸块下金属层之上电镀锡银凸块底端部分及上 端部分。可选的，所述电镀底端部分的锡银凸块时减小电流密度，加大所述底端部分电镀 层的银含量。可选的，所述电镀上端部分的锡银凸块时增大电流密度，减少所述上端部分电镀 层的银含量。可选的，所述锡银凸块底端部分的银含量的质量百分比为3. 0% -4. 0%。可选的，所述锡银凸块上端部分的银含量的质量百分比为0. 5% -3. 0%。可选的，电镀所述锡银凸块底端部分时的电流密度为2. 0-3. 0安培/平方分米。可选的，电镀所述锡银凸块上端部分时的电流密度为4. 0-6. 0安培/平方分米。可选的，电镀所述锡银凸块底端部分的时间为3分钟。可选的，所述锡银凸块底端部分的厚度为3-9um。
5
可选的，所述形成电镀凹槽的步骤包括在所述凸块下金属层之上涂覆厚光刻胶， 根据所需锡银凸块的形状大小在所述厚光刻胶上进行对准、曝光和显影。可选的，完成电镀后去除剩余的厚光刻胶。可选的，完成电镀后将暴露在外未被所述锡银凸块覆盖的凸块下金属层腐蚀掉。本发明的锡银凸块结构及其制造方法通过分阶段的采用不同电流密度来电镀锡 银凸块，有效控制了不同阶段电镀的锡银凸块的不同金属质量比，确保了锡银凸块不会产 生锡须和银针，从而可有效防止芯片的凸块间的短路。同时，由于采用本发明方法电镀的锡 银凸块中与凸块下金属层UBM结合的锡银层的锡含量较低，而银含量较高，可防止锡扩散 到凸块下金属层UBM的结构中形成锡铜络合物，同时由于银的含量高，硬度高，也可实现与 凸块下金属层UBM很好的结合。综上各个方面，本发明的锡银凸块的电镀方法总体上提高 了器件的可靠性。
图1为本发明的倒装芯片锡银凸块结构示意图；图2A至图2G为图1所示倒装芯片锡银凸块结构的制造方法实施例示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的倒装芯片锡银凸块结构及其制造方 法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说 明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明 本发明实施例的目的。以下首先说明本发明的倒装芯片锡银凸块的结构。请参看图1，图1为本发明的倒装芯片锡银凸块结构示意图。如图1所示，焊盘2 位于部分芯片之上，焊盘2可以为铝压焊块。钝化层3覆盖芯片及焊盘2的两端，钝化层3 可以采用常规工艺。凸块下金属层UBM覆于焊盘之上，实践中为保证凸块结构的良好导电性，凸块下 金属层UBM通常还会覆盖钝化层与焊盘的接触端。作为本发明的锡银凸块结构的一种实施 例，凸块下金属层UBM包括依次位于焊盘上的溅射凸块下金属层4和电镀凸块下金属层。作为本发明的锡银凸块结构的一种实施例，溅射凸块下金属层4包括依次位于焊 盘上的Ti金属层和Cu金属层。电镀凸块下金属层形成于溅射凸块下金属层4之上，介于锡银凸块12与溅射凸块 下金属层4之间。作为本发明的锡银凸块结构的一种实施例，电镀凸块下金属层包括位于 溅射凸块下金属层4上的Cu金属层5，以及位于所述Cu金属层5上的Ni金属层6。所述 Cu金属层的厚度为4-5um，所述Ni金属层的厚度为3-4um。电镀的Cu金属层5可实现与溅 射形成的Ti/Cu溅射凸块下金属层4的很好的结合，而电镀的Ni金属层6作为阻挡层可防 止Cu与锡银凸块12中的锡Sn发生络合反应。锡银凸块12形成于所述凸块下金属层之上，包括底端部分7和上端部分8。采 用电镀工艺形成的锡银凸块12，电镀的锡银凸块底端部分7的银含量较高，其质量百分 比需大于等于3.0%小于等于4.0%，而上端部分8的银含量的质量百分比则须降低至
60. 5% -3. 0%。作为本发明的锡银凸块结构的一种实施例，锡银凸块底端部分7的厚度约为 3-9um。由于本发明的锡银凸块12中底端部分7的银含量较高，硬度高，可以与凸块下金 属层UBM很好的结合，而同时底端部分7的锡的含量较低，避免了在工作电流的作用下形成 锡须，也避免了锡扩散到凸块下金属层UBM结构中形成锡铜络合物。同时，锡银凸块12中 上端部分8的银含量降低则可防止产生银针，避免芯片的各凸块结构之间发生短路。因而 本发明的倒装芯片锡银凸块结构整体上提高了器件的可靠性。以下结合图2A至图2G说明本发明的倒装芯片锡银凸块结构制造方法。图2A至 图2G为图1所示倒装芯片锡银凸块结构制造方法的实施例示意图。首先，如图2A所示，提供芯片1，所述芯片1上部分覆盖有焊盘2及覆盖所述芯片 及所述焊盘的两端的钝化层3，在所述钝化层3及焊盘2上形成凸块下金属层UBM。作为本发明的锡银凸块制造方法的一个实施例，焊盘2可以为铝压焊块，钝化层3 可以采用常规工艺。所述形成凸块下金属层的步骤包括在所述钝化层3及焊盘2上先溅 射一层Ti金属层，再溅射一层Cu金属层，形成溅射凸块下金属层4。作为本发明的锡银凸 块制造方法的另一实施例，凸块下金属层UBM除包括溅射凸块下金属层4外还包括在其后 步骤形成的电镀凸块下金属层。其次，如图2B所示，在所述溅射凸块下金属层4之上涂覆厚光刻胶9，根据所需锡 银凸块的形状大小在所述厚光刻胶上进行对准、曝光和显影，得到锡银凸块的电镀凹槽10。再次，如图2C所示，在锡银凸块电镀凹槽10内形成上述的电镀凸块下金属层。作 为本发明的锡银凸块制造方法的一个实施例，形成电镀凸块下金属层时，首先将4-5um厚 的Cu电镀于锡银凸块电镀凹槽10内的溅射凸块下金属层4之上，形成Cu金属层5，再如图 2D所示在锡银凸块电镀凹槽10内的Cu金属层5上电镀形成3-4um厚的Ni金属层6作为 阻挡层。电镀的Cu金属层5可实现与溅射凸块下金属层4的很好的结合，而电镀的Ni金 属层6作为阻挡层可防止Cu金属层5与锡银凸块中的Sn发生络合反应。再次，如图2E所示，在锡银凸块电镀凹槽10内的电镀凸块下金属层之上电镀锡 银凸块。首先，在电镀凸块下金属层的Ni金属层6上电镀锡银凸块的底端部分7，电镀 底端部分7时通过减小电流密度来加大底端部分电镀层的银含量，使银含量的质量百分 比为3.0% _4.0%，这样较高的银含量使得底端部分7的硬度较高，可以与电镀凸块下金 属层很好的结合，与此同时底端部分7的锡的含量相应降低，避免了在工作电流的作用 下形成锡须，也避免了锡扩散到电镀凸块下金属层结构中形成锡铜络合物。作为本发明 的锡银凸块制造方法的一个实施例，电镀锡银凸块的底端部分7时可将电流密度控制在 2. 0-3. OASD (ASD为安培/平方分米)间电镀约3分钟，形成厚约3-9um的锡银凸块底端部 分7。接下来如图2F所示，在锡银凸块的底端部分7之上电镀锡银凸块的上端部分8，电镀 时增加电流密度，使上端部分8的银含量的质量百分比降低至0. 5% -3. 0%，最终形成如图 2F所示的蘑菇状的锡银凸块初始形状11。作为本发明的锡银凸块制造方法的一个实施例， 电镀上端部分8时的电流密度可控制在4. 0-6. OASD (ASD为安培/平方分米)。再次，如图2F和图2G所示，去除剩余的厚光刻胶9并将暴露在外的未被电镀形成 的锡银凸块初始形状11覆盖的溅射凸块下金属层4腐蚀掉。最后，对电镀形成的蘑菇状的锡银凸块初始形状11进行回流，最终形成如图1所示的凸点高度均勻，形状较好的锡银凸块结构。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包括这些改动和变型在内。
权利要求
一种倒装芯片锡银凸块结构，包括焊盘，位于部分芯片之上；钝化层，覆盖所述芯片及所述焊盘的两端；凸块下金属层，覆于所述焊盘之上；锡银凸块，形成于所述凸块下金属层之上，包括底端部分和上端部分，所述底端部分的银含量大于所述上端部分的银含量。
2.如权利要求1所述的倒装芯片锡银凸块结构，其特征在于，所述焊盘为铝压焊块。
3.如权利要求1所述的倒装芯片锡银凸块结构，其特征在于，所述凸块下金属层包括 依次位于焊盘上的溅射凸块下金属层和电镀凸块下金属层。
4.如权利要求3所述的倒装芯片锡银凸块结构，其特征在于，所述溅射凸块下金属层 包括依次位于焊盘上的Ti金属层和Cu金属层。
5.如权利要求3所述的倒装芯片锡银凸块结构，其特征在于，所述电镀凸块下金属层 包括位于所述溅射凸块下金属层上的Cu金属层，以及位于所述的Cu金属层上的Ni金属 层。
6.如权利要求5所述的倒装芯片锡银凸块结构，其特征在于，所述Cu金属层的厚度为 4-5um。
7.如权利要求5所述的倒装芯片锡银凸块结构，其特征在于，所述M金属层的厚度为 3-4um。
8.如权利要求1所述的倒装芯片锡银凸块结构，其特征在于，所述锡银凸块底端部分 银含量的质量百分比为3.0% -4.0%。
9.如权利要求1所述的倒装芯片锡银凸块结构，其特征在于，所述锡银凸块上端部分 的银含量的质量百分比为0. 5% -3. 0%。
10.如权利要求1所述的倒装芯片锡银凸块结构，其特征在于，所述锡银凸块底端部分 的厚度为3-9um。
11.一种倒装芯片锡银凸块结构制造方法，包括如下步骤提供芯片，所述芯片上部分覆盖有焊盘及覆盖所述芯片及所述焊盘的两端的钝化层， 在所述钝化层及焊盘上形成凸块下金属层；在凸块下金属层上电镀底端部分的锡银凸块，然后在底端部分的锡银凸块上电镀上端 部分的锡银凸块，所述底端部分的银含量大于所述上端部分的银含量；回流所述底端部分和上端部分的锡银凸块，形成锡银凸块结构。
12.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述焊盘为 铝压焊块。
13.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述形成凸 块下金属层的步骤包括在所述钝化层及焊盘上先溅射一层Ti金属层，再溅射一层Cu金属 层，形成溅射凸块下金属层。
14.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，在所述凸块 下金属层上形成电镀凹槽。
15.如权利要求14所述的倒装芯片锡银凸块结构制造方法，其特征在于，在所述电镀 凹槽内电镀锡银凸块底端部分及上端部分。
16.如权利要求14所述的倒装芯片锡银凸块结构制造方法，其特征在于，在所述电镀 凹槽内的凸块下金属层之上形成电镀凸块下金属层；
17.如权利要求16所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述形成电 镀凸块下金属层的步骤包括首先在所述电镀凹槽内的溅射凸块下金属层之上电镀Cu金 属层，其次于所述Cu金属层上电镀Ni金属层。
18.如权利要求17所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述Cu金属 层的厚度为4-5um。
19.如权利要求17所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述M金属 层的厚度为3-4um。
20.如权利要求16所述的倒装芯片锡银凸块结构制造方法，其特征在于，在所述电镀 凹槽内，电镀凸块下金属层之上电镀锡银凸块底端部分及上端部分。
21.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述电镀底 端部分的锡银凸块时减小电流密度，加大所述底端部分电镀层的银含量。
22.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述电镀上 端部分的锡银凸块时增大电流密度，减少所述上端部分电镀层的银含量。
23.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述锡银凸 块底端部分的银含量的质量百分比为3. 0% -4. 0%。
24.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述锡银凸 块上端部分的银含量的质量百分比为0. 5% -3. 0%。
25.如权利要求21所述的倒装芯片锡银凸块结构制造方法，其特征在于，电镀所述锡 银凸块底端部分时的电流密度为2. 0-3. 0安培/平方分米。
26.如权利要求22所述的倒装芯片锡银凸块结构制造方法，其特征在于，电镀所述锡 银凸块上端部分时的电流密度为4. 0-6. 0安培/平方分米。
27.如权利要求25所述的倒装芯片锡银凸块结构制造方法，其特征在于，电镀所述锡 银凸块底端部分的时间为3分钟。
28.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述锡银凸 块底端部分的厚度为3-9um。
29.如权利要求14所述的倒装芯片锡银凸块结构制造方法，其特征在于，所述形成电 镀凹槽的步骤包括在所述凸块下金属层之上涂覆厚光刻胶，根据所需锡银凸块的形状大 小在所述厚光刻胶上进行对准、曝光和显影。
30.如权利要求29所述的倒装芯片锡银凸块结构制造方法，其特征在于，完成电镀后 去除剩余的厚光刻胶。
31.如权利要求11所述的倒装芯片锡银凸块结构制造方法，其特征在于，完成电镀后 将暴露在外未被所述锡银凸块覆盖的凸块下金属层腐蚀掉。
全文摘要
本发明提供了一种倒装芯片锡银凸块结构及其制造方法，通过分阶段的采用不同电流密度来电镀锡银凸块，控制了不同阶段电镀的锡银凸块的不同金属质量比，使锡银凸块结构中底端部分的银含量较高，锡的含量较低，而锡银凸块结构中上端部分的银含量则较低，确保了锡银凸块不会产生锡须和银针，从而可有效防止芯片的凸块间的短路。同时也防止了锡扩散到凸点下金属层UBM中形成锡铜络合物，从总体上提高了器件的可靠性。
文档编号H01L21/60GK101908516SQ200910052539
公开日2010年12月8日 申请日期2009年6月4日 优先权日2009年6月4日
发明者李德君 申请人:中芯国际集成电路制造(上海)有限公司