专利名称：改善等离子体工艺中反应腔室内部颗粒状况的方法
技术领域：
本发明涉及一种半导体工艺，特别涉及一种改善等离子体工艺中反应腔室颗粒状 况的方法。
背景技术：
高密度等离子体化学气相沉积(HDP CVD)自20世纪90年代中期开始被先进的 工厂采用以来，以其卓越的填孔能力、稳定的沉积质量、可靠的电学特性等诸多优点而迅速 成为0. 25微米以下先进工艺生产的主流。高密度等离子体化学气相沉积的突破创新之处 就在于在同一个反应腔中同步地进行沉积和刻蚀工艺。HDP CVD技术通常用于浅沟槽隔离 (STI)制作技术当中，用于在沟槽中进行反复填充-刻蚀的过程。半导体工艺中的等离子体刻蚀是集成电路制造中的关键工艺之一，其目的是完整 的将掩模图形复制到半导体硅片表面。等离子体刻蚀具有选择性好、对衬底的损伤较小、各 项异性好等特点。硅片的等离子体刻蚀的原理是在低压下，工艺气体在射频功率的激发 下，产生电离并形成等离子体，等离子体是由带电的电子和离子组成，刻蚀腔中的工艺气体 在电子的撞击下，除了转变成离子外，还能吸收能量并形成大量的活性基团；活性反应基团 和被刻蚀硅片表面形成化学反应并形成反应生成物；反应生成物脱离被刻蚀表面，并被真 空系统抽出反应腔室。而在等离子体刻蚀工艺中，刻蚀过程会产生非挥发性副产物沉积于反应腔室内壁 表面。随着刻蚀工艺进行，反应腔室内壁沉积物不断堆积，使得工艺过程中的反应腔室环境 不断变化，这种变化影响到刻蚀速率及其均勻性等工艺参数，造成刻蚀工艺参数的漂移。另 外，沉积物附着在腔室表面后会产生开裂的现象，从而会在反应腔室内产生大量的颗粒使 得半导体晶片的良品率显著降低。由于沉积物开裂会在反应腔室内产生大量的杂质颗粒，而对于刻蚀设备来说，颗 粒的多少是衡量机台性能的指标之一，因此如何改善刻蚀过程中的颗粒状况是提高刻蚀工 艺的一个重要方面。影响刻蚀过程中颗粒状况的因素很多，除了上述的等离子体放电过程 之外，还有诸如晶片从平台传输到腔室的过程中的机械振动和摩擦、反应聚合物的剥落以 及等离子体的瞬间关闭而产生的颗粒等。所产生的颗粒带来的刻蚀污染是造成刻蚀工艺产 率下降的重要因素之一。颗粒通常粘附在晶片的表面，造成工艺缺陷，直接影响下一道工艺 的进行。例如，颗粒会使多晶硅层互相搭连，造成短路，如图1的晶片SEM剖面图所示，颗粒 101造成多晶硅层102与103的互相搭连，从而造成器件短路。在刻蚀工艺中，一般每个刻蚀步骤之间等离子体都会关闭，会在很短的时间内依 次关闭下电极电源、上电极电源以及各种工艺气体等。而瞬间关掉等离子体会使得带电的 颗粒仍然维持原来的方向，从而大量的颗粒会落在晶片的表面，对工艺会产生很大的危害。目前，传统的解决颗粒状况的方法有以下几种。一种是在刻蚀工艺前对反应腔室进行清洗。例如干法清洗，即在反应腔室中没有 晶片的情况下，通入清洗用反应气体，在不开启下电极的同时开始上电极形成等离子体，这种等离子体同腔室表面的沉积物发生各向同性刻蚀，生成易挥发性物质，通过真空系统抽 出腔室，从而达到去除腔室表面沉积物的作用。但现有技术中的清洗方法，清洗完反应腔室 后，腔室内仍存在一定数量的颗粒，不能对反应腔室中的颗粒进行彻底清除。另外一种方法是在晶片进行放电沉积之前，对反应腔室的内壁进行一层保护膜预 沉积。即先对反应腔室进行等离子体放电清洗，再对反应腔室进行预热，最后在反应腔室内 壁沉积一层保护膜。但是，采用现有工艺发现形成于腔室内部的保护膜在高功率的射频作 用下沉积不均勻，有的地方厚，有的地方薄，导致与腔室内壁黏附的不牢固。在HDP CVD工 艺中，分布不均勻的保护膜受到等离子体的剧烈碰撞很容易脱落，导致晶圆表面出现颗粒 缺陷。采用在线检测手段来检测采用传统改善晶粒状况方法的晶片，发现晶片上存在的颗 粒数为8 30颗/晶片，远远超出了 5颗/晶片的工艺要求的限制。因此，需要一种新的方法，能够有效改善在等离子体工艺中反应腔室中的颗粒状 况的问题，提高良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进 一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了改善等离子体工艺中反应腔室内部颗粒的状况，提高器件的良品率，本发明 提供一种改善等离子体工艺中反应腔室中颗粒状况的方法，包括在反应腔室中进行等离子 体放电清洗的反应过程；在所述等离子体放电清洗的反应过程结束后在所述反应腔室中进 行预热的反应过程；在所述预热的反应过程结束后在反应腔室内壁上进行沉积保护膜的反 应过程；所述等离子体放电清洗的反应过程采用的激发低频率为7000 8000Hz。优选地，所述等离子体放电清洗的反应过程采用的激发低频率为7200 7900Hz。优选地，所述等离子体放电清洗的反应过程采用的激发低频率为7500Hz。优选地，所述预热的反应过程采用的激发低频率为7000 8000Hz。优选地，所述预热的反应过程采用的激发低频率为7200 7900Hz。优选地，所述预热的反应过程采用的激发低频率为7500Hz。优选地，所述沉积保护膜的反应过程的放电时间为350 450秒。优选地，所述等离子体放电清洗的反应过程通入的源气体是吐与&的混合气体。优选地，所述预热的反应过程通入的源气体是He与&的混合气体。优选地，所述沉积保护膜的反应过程通入的源气体是SiH4、H2、He与仏的混合气 体。优选地，所述的保护膜为Si02。优选地，所述沉积保护膜的反应过程的放电时间为405秒。根据本发明的改善等离子体工艺中反应腔室的颗粒状况的方法，可以有效地减少 反应腔室中的颗粒，提高良品率。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图1示出了具有颗粒缺陷的晶片SEM剖面示意图；图2是采用在线检测来检测根据本发明的制作的晶片上的颗粒状况；图3是采用离线检测来检测根据本发明的制作的晶片上的颗粒状况；图4示出了根据本发明实施例的在反应腔室内壁形成保护膜的工艺流程。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如 何利用改进的保护膜预沉积方法以便解决颗粒污染晶片的问题。显然，本发明的施行并不 限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然 而除了这些详细描述外，本发明还可以具有其他实施方式。根据本发明，在进行化学气相沉积工艺之前，对反应腔室的内壁进行一层保护膜 预沉积。首先，对反应腔室内部进行等离子体放电清洗过程，即通入H2与&的混合气体对 腔室内部进行清扫。所使用射频装置的激发低频率采用7000 8000Hz，优选为7200 7900Hz，更优选为7500Hz ；激发中频率采用2000 4000Hz ；所用源气体为吐与仏的混合 气体，其中，H2的流速为1000sccm，A的流速为lOOsccm，放电时间为120秒。其中，sccm是 标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(lml/min)的流量。该过程 目的是去除在前一步的清洗阶段引入的氟，以避免氟对接下来的工艺有所影响。所采用的 低频率的提高，使得氟的去除效果更加明显，且能够使接下来所沉积的保护膜与反应腔室 的内壁附着性更好，能有效避免颗粒的掉落。在该等离子体放电清洗过程完成后，关闭反应 源气体，用抽气系统对反应腔室抽气2 5秒，将反应腔室中的H2与&的混合气体排除干 净，以避免该过程的反应源气体对接下来的工艺有所影响。接着对反应腔室进行预热过程。所采用射频装置的激发低频率采用7000 8000Hz，优选为7200 7900Hz，更优选为7500Hz ；激发中频率采用2000 3000Hz，激发高 频率采用2000Hz ；所用源气体为He与仏的混合气体，其中，He的流速为900sCCm，O2的流 速为50sCCm，放电时间为240秒。该过程的目的是使得接下来所要沉积的保护膜沉积均勻。 该过程所采用的激发低频率的提高，使得预热温度提高，这样接下来所要沉积的保护膜将 更加均勻。在该预热过程完成后，关闭反应源气体，用抽气系统对反应腔室抽气2 5秒， 将反应腔室中的He与A的混合气体排除干净，以避免该过程的反应源气体对接下来的工 艺有所影响。最后，在反应腔室内壁上沉积一层保护膜，所采用的方法为CVD法。所采用射频 装置的激发低频率采用3000 4000Hz，激发中频率采用2000 3000Hz，；所用源气体为 SiH4, H2, He与O2的混合气体，其中，SiH4的流速为130sccm, H2的流速为200sccm, He的流 速为500sccm，O2的流速为190sccm，放电时间为350 450秒，优选为405秒。该层保护膜成分为SiO2，覆盖在反应腔室的内壁上面。放电时间的延长增加了所沉积的保护膜的厚 度，可以有效覆盖住腔室内壁上原来有的颗粒，有效地避免了颗粒的掉落。在该预热过程完 成后，关闭反应源气体，用抽气系统对反应腔室抽气2 5秒，将反应腔室中的SiH4、H2、He 与A的混合气体排除干净，以避免该过程的反应源气体对接下来的工艺有所影响，然后进 行后续正常的工艺步骤。等离子体放电清洗过程中激发频率的提高可以去除在前一步的清洗阶段引入的 氟，以避免氟对接下来的工艺有所影响，且能够使接下来所沉积的保护膜与反应腔室的内 壁附着性更好，能有效避免颗粒的掉落。预热时等离子体激发频率的提高使得预热温度提 高，可以使得接下来的保护膜均勻沉积。而沉积保护膜时放电时间的延长，增加了保护膜的 厚度，使得保护膜更有效地阻止颗粒的掉落，并有效地保护反应腔室内壁受到等离子体的 影响。根据本发明的制作的晶片上的颗粒状况采用的在线检测如图2所示，检测晶片上 的颗粒状况，发现晶片上面的颗粒状况远远优于传统的方法。在线检测证明晶片上的颗粒 由8 30颗/晶片降到2 9颗/晶片，其颗粒状况程度符合工艺要求，有效地改善了半 导体工艺过程中晶粒状况的问题。根据本发明的制作的晶片上的颗粒状况离线检测如图3 所示，通过检测不具有图案的晶片上的颗粒状况来检测反应腔室内壁上的颗粒状况。用不 具有图案的晶片放入腔室中进行检测，发现晶片上存在的颗粒数远远小于采用传统工艺的 晶片上存在的颗粒数。这说明，采用本发明的工艺，不仅有效地改善了晶片上的颗粒状况， 更加改善了腔室内壁上的颗粒状况。在实际生产中，可以根据需要在每次反应腔室中进行等离子反应之前进行根据本 发明的工艺用于改善反应腔室中的颗粒状况。当反应腔室内壁上的保护膜的厚度达到一定 程度，如8 10微米后，用NF3气体进行干刻蚀反应去除，以避免由于内壁上的保护膜过厚 而掉落，对晶片造成污染。图4的流程图示出了根据本发明实施例的在反应腔室内壁形成保护膜的工艺流 程。在步骤401中，在反应腔室中进行等离子体放电清洗过程，确定所采用的射频的激发低 频率与激发中频率，并采用H2与&的混合体作为源气体。在步骤402中，在反应腔室中进 行预热过程，确定所采用的射频的激发低频率、激发中频率与激发高频率，并采用He与O2 的混合体作为源气体。在步骤403中，在反应腔室内壁上进行保护膜的沉积。确定所采用 的射频的激发低频率与激发中频率，并采用SiH4、H2、He与&的混合体作为源气体，生成保 护膜SiO2。根据如上所述的实施例制造的在晶片进行放电沉积之前在反应腔室内壁上沉积 保护膜的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路， 如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM (SDRAM)、静态RAM(SRAM)、或只读存储 器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电 路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的 IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人 数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于 举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的 变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由 附属的权利要求书及其等效范围所界定。
权利要求
1.一种改善等离子体工艺中反应腔室内部颗粒状况的方法，所述方法包含如下步骤在所述反应腔室中进行等离子体放电清洗；在所述反应腔室中进行预热；在所述反应腔室内壁上沉积保护膜；其特征在于，所述等离子体放电清洗的反应过程采用的激发低频率为7000 8000Hz。
2.根据权利要求1所述的方法，其特征在于，所述等离子体放电清洗的反应过程采用 的激发低频率为7200 7900Hz。
3.根据权利要求1或2所述的方法，其特征在于，所述等离子体放电清洗的反应过程采 用的激发低频率为7500Hz。
4.根据权利要求1所述的方法，其特征在于，所述预热的反应过程采用的激发低频率 为 7000 8000Hz ο
5.根据权利要求1或4所述的方法，其特征在于，所述预热的反应过程采用的激发低频 率为 7200 7900Hz ο
6.根据权利要求1或4所述的方法，其特征在于，所述预热的反应过程采用的激发低频 率为 7500Hz。
7.根据权利要求1所述的方法，其特征在于，所述沉积保护膜的反应过程的放电时间 为350 450秒。
8.根据权利要求1或2所述的方法，其特征在于，所述等离子体放电清洗的反应过程通 入的源气体是吐与A的混合气体。
9.根据权利要求1或4所述的方法，其特征在于，所述预热的反应过程通入的源气体是 He与&的混合气体。
10.根据权利要求1或7所述的方法，其特征在于，所述沉积保护膜的反应过程通入的 源气体是SiH4、H2、He与&的混合气体。
11.根据权利要求10所述的方法，其特征在于，所述的保护膜为Si02。
12.根据权利要求1或7所述的方法，其特征在于，所述沉积保护膜的反应过程的放电 时间为405秒。
13.一种包含通过如权利要求1所述的方法制造的半导体器件的集成电路，其中所述 集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取 存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
14.一种包含通过如权利要求1所述的方法制造的半导体器件的电子设备，其中所述 电子设备个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相 机。
全文摘要
本发明公开了一种改善等离子体工艺中反应腔室颗粒状况的方法，所述方法包含如下步骤在所述反应腔室中进行等离子体放电清洗；在所述反应腔室中进行预热；在所述反应腔室内壁上沉积保护膜；所述等离子体放电清洗的反应过程采用的激发低频率为7000～8000Hz；所述预热的反应过程采用的激发低频率为7000～8000Hz；所述沉积保护膜的反应过程的放电时间为350～450秒。根据本发明的改善等离子体工艺中反应腔室颗粒状况的方法，可以有效地减少反应腔室中的颗粒，提高良品率。
文档编号H01L27/02GK102087955SQ20091020002
公开日2011年6月8日 申请日期2009年12月4日 优先权日2009年12月4日
发明者张静, 徐强 申请人:中芯国际集成电路制造(上海)有限公司