专利名称：一种可改善回跳性能的ldmos器件及其制造方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种可改善回跳性能的LDMOS器件及其制造方法。
背景技术：
功率MOS管在电力电子设备中应用十分广泛，其在正向偏置工作时是多数载流子 导电，通常被看成是不存在二次击穿的器件。但功率MOS管具有一个寄生双极性晶体管 (BJT)，寄生BJT的集电极和发射极同时也是MOS管的漏极和源极。当功率MOS管漏极存在 大漏极电流Id和高漏极电压Vd时，器件内电离作用加剧，出现大量的空穴电流，经寄生BJT 的基极电阻Rb流入其源极，导致寄生BJT的基极电势Vb升高，出现所谓的回跳(Snapback) 现象，即在Vb升高到一定程度时，寄生BJT导通，其集电极(即功率MOS管漏极)电压快速 返回达到寄生BJT基极开路时的击穿电压，寄生BJT导通使功率MOS管由高电压小电流迅 速过渡到低压大电流状态。现常用的功率MOS管为横向扩散金属氧化物半导体晶体管(LateralDiffused Medal Oxide Semiconductor ；简称LDM0S)，其更容易与CMOS工艺兼容而被广泛采用。 LDMOS器件结构如图1所示，LDMOS器件包括硅衬底10、高压阱11、源极12、源极漂移区13、 栅极14、栅极侧墙15、漏极16和漏极漂移区17，该高压阱11形成在该硅衬底10中，该源 极漂移区13和漏极漂移区17形成在该高压阱11中且排布在栅极14两侧，该源极12和漏 极16分别形成在该源极漂移区13和漏极漂移区17中。该源极12和漏极16分别通过设 置在源极漂移区13和漏极漂移区17的近栅沟槽隔离结构20和21与栅极14隔离，并分别 通过设置在远离栅极14 一侧的远栅沟槽隔离结构22和23与高压阱11隔离。在如图1所示的LDMOS器件中，其高压阱11、源极漂移区13和漏极漂移区17分别 为寄生BJT的基极、发射极和集电极；现有技术为确保LDMOS器件具有较高的击穿电压，其 高压阱11的掺杂浓度较低，如此会导致寄生BJT的基极电阻Rb较大；而寄生BJT基射极间 电压Ube等于基极电阻Rb和基极电流Ib之积，硅材料的基射极间电压Ube为恒定值0. 7V, 当基射极间电压Ube大于0. 7V时，寄生BJT开启使LDMOS器件失控，导致LDMOS器件在较 低电压处就出现回跳现象且回跳性能不佳，进而降低了 LDMOS器件的最高工作电压。参见图2，其显示了现有技术中η沟道LDMOS器件在Vg等于35V时的Id-Vd关系 曲线图，如图所示，曲线Ll为Id-Vd的关系曲线，从曲线Ll可以看出LDMOS器件的Id从初 始阶段随着Vd的增加而增加，当Vd增加到50V左右时，LDMOS器件对应的寄生BJT导通从 而发生回跳现象，现有技术中LDMOS器件在较低的漏极电压处就发生回跳，导致回跳性能 不佳。因此，如何提供一种可改善回跳性能的LDMOS器件及其制造方法以提高器件的回 跳性能，并有效提高LDMOS器件的最高工作电压，已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种可改善回跳性能的LDMOS器件及其制造方法，通过所 述器件和方法可有效改善LDMOS器件的回跳性能，并可提高LDMOS器件的最高工作电压。本发明的目的是这样实现的一种可改善回跳性能的LDMOS器件，包括硅衬底、高 压阱、源极、源极漂移区、漏极、漏极漂移区、栅极及其侧墙，该高压阱形成在该硅衬底中，该 源极漂移区和漏极漂移区形成在该高压阱中且排布在栅极两侧，该源极和漏极分别形成在 该源极漂移区和漏极漂移区中，该LDMOS器件还包括设置在高压阱中且毗邻源极漂移区的 减阻块，该减阻块与高压阱掺杂类型相同且其杂质浓度高于该高压阱。在上述的可改善回跳性能的LDMOS器件中，该源极和漏极分别通过设置在源极漂 移区和漏极漂移区的近栅沟槽隔离结构与栅极隔离，并分别通过设置在远离栅极一侧的远 栅沟槽隔离结构与高压阱隔离。在上述的可改善回跳性能的LDMOS器件中，该LDMOS器件为N沟道LDMOS器件， 该硅衬底、高压阱、源极、源极漂移区、栅极、漏极、漏极漂移区和减阻块的掺杂类型分别为P 型、P型、N型重掺杂、N型轻掺杂、N型 重掺杂、N型重掺杂、N型轻掺杂和P型。在上述的可改善回跳性能的LDMOS器件中，该LDMOS器件为P沟道LDMOS器件， 该硅衬底、高压阱、源极、源极漂移区、栅极、漏极、漏极漂移区和减阻块的掺杂类型分别为P 型、N型、P型重掺杂、P型轻掺杂、P型重掺杂、P型重掺杂、P型轻掺杂和N型。本发明还提供一种上述可改善回跳性能的LDMOS器件的制造方法，包括以下步 骤a、提供一硅衬底；b、进行离子注入工艺和退火工艺在该硅衬底形成高压阱；C、进行离 子注入工艺和退火工艺在该高压阱形成源极漂移区和漏极漂移区；d、在高压阱上制作栅极 及其侧墙；e、进行离子注入工艺和退火工艺分别在源极漂移区和漏极漂移区形成源极和漏 极；在步骤c和d之间还具有步骤Cl 进行离子注入工艺和退火工艺在高压阱中且毗邻源 极漂移区形成减阻块，该步骤Cl和步骤b中的离子注入工艺的注入杂质类型相同。在上述的可改善回跳性能的LDMOS器件的制造方法中，形成高压阱、源极、源极漂 移区、栅极、漏极、漏极漂移区和减阻块的离子注入工艺分别为P型、N型重掺杂、N型轻掺 杂、N型重掺杂、N型重掺杂、N型轻掺杂和P型离子注入工艺，其中，形成减阻块的离子注入 工艺的注入杂质为硼，注入能量为1200kev，注入剂量为lX1013cm_2。在上述的可改善回跳性能的LDMOS器件的制造方法中，形成高压阱、源极、源极漂 移区、栅极、漏极、漏极漂移区和减阻块的离子注入工艺分别为N型、P型重掺杂、P型轻掺 杂、P型重掺杂、P型重掺杂、P型轻掺杂和N型离子注入工艺。在上述的可改善回跳性能的LDMOS器件的制造方法中，该方法在步骤b和c之间 还具有在高压阱栅极区域两侧分别制作近栅沟槽隔离结构，并在源极和漏极区域两侧分别 制作远栅沟槽隔离结构的步骤。与现有技术中高压阱的掺杂浓度较低导致LDMOS器件在较小漏极电压时就发生 回跳现象相比，本发明的可改善回跳性能的LDMOS器件及其制造方法通过离子注入工艺和 退火工艺在高压阱中且毗邻源极漂移区形成减阻块，从而有效降低了寄生BJT的基极电阻 Rb，有效提高了寄生BJT开启产生回跳现象时的LDMOS器件漏极电压，从而改善了回跳性 能，并有效提高了 LDMOS器件的最高工作电压。
本发明的可改善回跳性能的LDMOS器件及其制造方法由以下的实施例及附图给
出图1为现有技术中LDMOS器件的组成结构示意图；图2为现有技术中η沟道LDMOS器件在Vg等于35V时的Id-Vd关系曲线图；图3为本发明的可改善回跳性能的LDMOS器件的组成结构示意图；图4为现有技术和本发明的η沟道LDMOS器件在Vg等于35V时的Id-Vd关系曲 线对比图；图5为本发明的可改善回跳性能的LDMOS器件制造方法的流程图；图6至图10分别为完成图5中步骤S51至S55后LDMOS器件的组成结构示意图。
具体实施例方式以下将对本发明的可改善回跳性能的LDMOS器件及其制造方法作进一步的详细 描述。参见图3，本发明的可改善回跳性能的LDMOS器件包括硅衬底10、高压阱11、源极 12、源极漂移区13、栅极14、栅极侧墙15、漏极16、漏极漂移区17、近栅沟槽隔离结构20和 21、远栅沟槽隔离结构22和23以及减阻块3。以下将对本发明的可改善回跳性能的LDMOS 器件的各构件进行详细说明。所述高压阱11形成在所述硅衬底10中，所述源极漂移区13和漏极漂移区17形 成在所述高压阱11中且排布在栅极14两侧，所述源极12和漏极16分别形成在所述源极 漂移区13和漏极漂移区17中；所述源极12和漏极16分别通过设置在源极漂移区13和漏 极漂移区17的近栅沟槽隔离结构20和21与栅极14隔离，并分别通过设置在远离栅极14 一侧的远栅沟槽隔离结构22和23与高压阱11隔离；减阻块3设置在高压阱11中且毗邻 源极漂移区13，所述减阻块3与高压阱11掺杂类型相同且其杂质浓度高于所述高压阱11。在本发明的可改善回跳性能的LDMOS器件的第一实施例中，所述LDMOS器件为N 沟道LDMOS器件，所述硅衬底10、高压阱11、源极12、源极漂移区13、栅极14、漏极16、漏极 漂移区17和减阻块18的掺杂类型分别为P型、P型、N型重掺杂、N型轻掺杂、N型重掺杂、 N型重掺杂、N型轻掺杂和P型；其中，形成减阻块3的离子注入工艺的注入杂质为硼，注入 能量为1200kev，注入剂量为IX IO13cnT2，所述减阻块3的纵剖面为长方形。参见图4，其显示了现有技术和本发明第一实施例中的N沟槽LDMOS器件在Vg等 于35V时的Id-Vd关系曲线对比图，如图所示，曲线Ll和L2分别为现有技术和本发明第一 实施例中的N沟槽LDMOS器件在Vg等于35V时的Id-Vd关系曲线，本发明的N沟槽LDMOS 器件的Id在初始阶段也随着Vd的增加而增加，当Vd增加到54V左右时，N沟槽LDMOS器 件内的碰撞电流加剧到使其对应的寄生BJT开启并产生回跳现象。从曲线Ll和L2可以对 比看出，本发明通过在高压阱11中且毗邻源极漂移区13的区域设置减阻块3，从而有效将 LDMOS器件的回跳启动电压从现有技术中的50V提高到54V，有效提高了 LDMOS器件的最高 工作电压并有效改善了 LDMOS器件的回跳性能。在本发明的可改善回跳性能的LDMOS器件的第二实施例中，所述LDMOS器件为P 沟道LDMOS器件，所述硅衬底10、高压阱11、源极12、源极漂移区13、栅极14、漏极16、漏极漂移区17和减阻块18的掺杂类型分别为P型、N型、P型重掺杂、P型轻掺杂、P型重掺杂、 P型重掺杂、P型轻掺杂和N型。参见图5，其为本发明的可改善回跳性能的LDM0S器件制造方法的流程图，如图所 示，本发明的可改善回跳性能的LDM0S器件制造方法首先进行步骤S50，提供一硅衬底。在 本发明的可改善回跳性能的LDM0S器件制造方法的第一和第二实施例中，所述硅衬底均为 P型。接着继续步骤S51，进行离子注入工艺和退火工艺在所述硅衬底形成高压阱。在本 发明的可改善回跳性能的LDM0S器件制造方法的第一和第二实施例中，分别通过P型离子 注入工艺和N型离子注入工艺形成高压阱11，本 步骤的退火工艺为在热扩散炉管中进行， 退火温度为900至1000°C，退火时间为20至30min。参见图6，其显示了完成步骤S51后LDM0S器件的组成结构示意图，如图所示，高压 阱11形成在硅衬底10中。接着继续步骤S52，在高压阱栅极区域两侧分别制作近栅沟槽隔离结构，并在源极 和漏极区域两侧分别制作远栅沟槽隔离结构。参见图7，结合参见图3和图6，图7显示了完成步骤S52后LDM0S器件的组成结 构示意图，如图所示，近栅沟槽隔离结构20和21形成在高压阱11栅极区域两侧，远栅沟槽 隔离结构22和23形成在源极和漏极区域两侧。接着继续步骤S53，进行离子注入工艺和退火工艺在所述高压阱形成源极漂移区 和漏极漂移区。在本发明的可改善回跳性能的LDM0S器件制造方法的第一实施例中，通过 N型轻掺杂离子注入工艺以形成源极漂移区和漏极漂移区；在第二实施例中，通过P型轻掺 杂离子注入工艺形成源极漂移区和漏极漂移区。本步骤的退火工艺为在热扩散炉管中进 行，退火温度为900至1000°C，退火时间为20至30min。参见图8，结合参见图6和图7，图8显示了完成步骤S 53后LDM0S器件的组成结 构示意图，如图所示，源极漂移区13和漏极漂移区17形成在高压阱12中且覆盖近栅沟槽 隔离结构20和21以及远栅沟槽隔离结构22和23。接着继续步骤S54，进行离子注入工艺和退火工艺在高压阱中且毗邻源极漂移区 形成减阻块。在本发明的可改善回跳性能的LDM0S器件制造方法的第一实施例中，通过PS 离子注入工艺以形成减阻块，注入杂质为硼，注入能量为1200kev，注入剂量为lX1013cm_2 ； 在第二实施例中，通过N型离子注入工艺形成减阻块。本步骤的退火工艺为快速热退火工 艺，退火温度为900至1000°C，退火时间为5至10s。参见图9，结合参见图6至图8，图9显示了完成步骤S54后LDM0S器件的组成结 构示意图，如图所示，减阻块3形成在高压阱11中且毗邻源极漂移区13。接着继续步骤S55，在高压阱上制作栅极及其侧墙，其具体步骤是首先沉积栅氧 层和多晶硅层，接着进行刻蚀工艺形成栅极，之后沉积氧化层，最后刻蚀形成栅极侧墙。在 本步骤中，沉积多晶硅层的同时还通入掺杂气体对多晶硅层进行重掺杂，在本发明的可改 善回跳性能的LDM0S器件制造方法的第一和第二实施例中，通入的掺杂气体分别为N型和 P型掺杂气体。参见图10，结合参见图6至图9，图10显示了完成步骤S55后LDM0S器件的组成 结构示意图，如图所示，栅极14沉积在高压阱11上，栅极侧墙15覆盖在栅极14两侧，源极漂移区13与漏极漂移区17形成在高压阱17中且排布在栅极14两侧，近栅沟槽隔离结构 20和21分别排布在栅极区域两侧且分别位于源极漂移区13与漏极漂移区17中。接着继续步骤S56，进行离子注入工艺和退火工艺分别在源极漂移区和漏极漂移 区形成源极和漏极。在本发明的可改善回跳性能的LDM0S器件制造方法的第一实施例中， 通过N型重掺杂离子注入工艺以形成源极和漏极；在第二实施例中，通过P型重掺杂离子注 入工艺以形成源极和漏极。本步骤的退火工艺为快速热退火(RTP)工艺，退火温度为900 至1000°C，退火时间为5 至10s。完成步骤S56后LDM0S器件的组成结构示意图如图3所示，栅极12位于源极漂移 区13中且位于近栅沟槽隔离结构20和远栅沟槽隔离结构22间，漏极16位于漏极漂移区 17中且位于近栅沟槽隔离结构21和远栅沟槽隔离结构23间。综上所述，本发明的可改善回跳性能的LDM0S器件及其制造方法通过离子注入工 艺和退火工艺在高压阱中且毗邻源极漂移区形成减阻块，从而有效降低了寄生BJT的基极 电阻Rb，有效提高了寄生BJT开启产生回跳现象时的LDM0S器件漏极电压，从而改善了回跳 性能，并有效提高了 LDM0S器件的最高工作电压。
权利要求
一种可改善回跳性能的LDMOS器件，包括硅衬底、高压阱、源极、源极漂移区、漏极、漏极漂移区、栅极及其侧墙，该高压阱形成在该硅衬底中，该源极漂移区和漏极漂移区形成在该高压阱中且排布在栅极两侧，该源极和漏极分别形成在该源极漂移区和漏极漂移区中，其特征在于，该LDMOS器件还包括设置在高压阱中且毗邻源极漂移区的减阻块，该减阻块与高压阱掺杂类型相同且其杂质浓度高于该高压阱。
2.如权利要求1所述的可改善回跳性能的LDMOS器件，其特征在于，该源极和漏极分别 通过设置在源极漂移区和漏极漂移区的近栅沟槽隔离结构与栅极隔离，并分别通过设置在 远离栅极一侧的远栅沟槽隔离结构与高压阱隔离。
3.如权利要求1所述的可改善回跳性能的LDMOS器件，其特征在于，该LDMOS器件为N 沟道LDMOS器件，该硅衬底、高压阱、源极、源极漂移区、栅极、漏极、漏极漂移区和减阻块的 掺杂类型分别为P型、P型、N型重掺杂、N型轻掺杂、N型重掺杂、N型重掺杂、N型轻掺杂和 P型。
4.如权利要求1所述的可改善回跳性能的LDMOS器件，其特征在于，该LDMOS器件为P 沟道LDMOS器件，该硅衬底、高压阱、源极、源极漂移区、栅极、漏极、漏极漂移区和减阻块的 掺杂类型分别为P型、N型、P型重掺杂、P型轻掺杂、P型重掺杂、P型重掺杂、P型轻掺杂和N型。
5.一种权利要求1所述的可改善回跳性能的LDMOS器件的制造方法，包括以下步骤 a、提供一硅衬底；b、进行离子注入工艺和退火工艺在该硅衬底形成高压阱；C、进行离子注 入工艺和退火工艺在该高压阱形成源极漂移区和漏极漂移区；d、在高压阱上制作栅极及其 侧墙；e、进行离子注入工艺和退火工艺分别在源极漂移区和漏极漂移区形成源极和漏极； 其特征在于，该方法在步骤c和d之间还具有步骤Cl 进行离子注入工艺和退火工艺在高 压阱中且毗邻源极漂移区形成减阻块，该步骤Cl和步骤b中的离子注入工艺的注入杂质类 型相同。
6.如权利要求5所述的可改善回跳性能的LDMOS器件的制造方法，其特征在于，形成高 压阱、源极、源极漂移区、栅极、漏极、漏极漂移区和减阻块的离子注入工艺分别为P型、N型 重掺杂、N型轻掺杂、N型重掺杂、N型重掺杂、N型轻掺杂和P型离子注入工艺。
7.如权利要求6所述的可改善回跳性能的LDMOS器件的制造方法，其特征在于，形成减 阻块的离子注入工艺的注入杂质为硼，注入能量为1200kev，注入剂量为lX1013cm_2。
8.如权利要求5所述的可改善回跳性能的LDMOS器件的制造方法，其特征在于，形成高 压阱、源极、源极漂移区、栅极、漏极、漏极漂移区和减阻块的离子注入工艺分别为N型、P型 重掺杂、P型轻掺杂、P型重掺杂、P型重掺杂、P型轻掺杂和N型离子注入工艺。
9.如权利要求5所述的可改善回跳性能的LDMOS器件的制造方法，其特征在于，该方法 在步骤b和c之间还具有在高压阱栅极区域两侧分别制作近栅沟槽隔离结构，并在源极和 漏极区域两侧分别制作远栅沟槽隔离结构的步骤。
全文摘要
本发明提供一种可改善回跳性能的LDMOS器件及其制造方法。现有技术需通过维持高压阱较低的掺杂浓度来确保LDMOS器件具有较高的击穿电压，从而造成器件的回跳性能较差。本发明的可改善回跳性能的LDMOS器件包括硅衬底、高压阱、源极、源极漂移区、漏极、漏极漂移区、栅极及其侧墙，该LDMOS器件还包括设置在高压阱中且毗邻源极漂移区的减阻块，该减阻块与高压阱掺杂类型相同且其杂质浓度高于该高压阱。本发明通过减阻块的设置可在不改变高压阱杂质浓度的前提下，有效降低LDMOS器件内寄生BJT的基极电阻，从而有效提高LDMOS器件的最高工作电压并改善LDMOS器件的回跳性能。
文档编号H01L29/78GK101819997SQ20101015375
公开日2010年9月1日 申请日期2010年4月22日 优先权日2010年4月22日
发明者王颢 申请人:上海宏力半导体制造有限公司