专利名称：半导体装置及其制造方法和使用它的电源装置的制作方法
技术领域：
本发明涉及半导体装置及其制造方法和使用它的电源装置，尤其涉及适用于功率 MOSFET和使用它的电力变换用的电源装置的有效技术。
背景技术：
现在，在向个人计算机或服务商的CPU(中央处理单元)供给电力的开关电源(以 下称VR，即Voltage Regulator)中使用沟槽MOSFET (金属氧化物半导体场效应晶体管) (例如专利文献1、专利文献2)。沟槽MOSFET与平面MOSFET (例如非专利文献1)相比，由 于单元间距小，所以具有每单位面积的沟槽宽度大、可以降低接通电阻的优点，但由于沟槽 栅与漏区的对置面积大，所以具有反馈电容大的缺点。近年来，由于CPU的大电流化和低电压化，所以抑制CPU的消耗电流变化时的CPU 电压的变化的输出电容器增多，导致VR的尺寸和成本增加。已知，为了削减输出电容器，提 高VR的开关频率是有效的(例如非专利文献2或非专利文献3)。提高开关频率时的瓶颈是，因伴随着开关产生的损失，MOSFET超过使用温度的上 限(例如150°C)。作为开关时产生的损失，针对VR的高侧MOSFET有接通损失、截止损失 和驱动损失，针对低侧MOSFET有内置二极管的导通损失、复原损失和驱动损失，但其中高 侧MOSFET的接通损失和截止损失占的比率相对较大。下面，把接通损失和截止损失统称为 开关损失。为了降低开关损失，降低MOSFET的反馈电容是有效的。因为，如果反馈电容减小， 则开关速度加快，开关损失降低。沟槽MOSFET本质上存在反馈电容大的问题，难以进一步 提高开关频率。虽然作为可以降低反馈电容的结构有横型M0SFET，但有接通电阻大的缺点。作为 横型MOSFET的接通电阻大的理由，可以举出以下两点。第一，由于保持耐压的区域相对于半导体衬底的表面为水平方向，所以在提高耐 压时必须增大水平方向的距离，单元间距增大，接通电阻增大。第二，由于从衬底表面获取漏和源的电极，所以漏电流相对于衬底表面在水平方 向上流动时的电极的电阻即所谓扩展电阻增大。作为解决上述第二问题的手段，提出了在半导体衬底的背面上设置源电极或漏电 极，经由扩散层或金属、多晶硅等的导电体在衬底背面上流过电流的结构(例如专利文献 3、专利文献4)。由于通过在背面上设置源电极或漏电极可以增大源电极和漏电极的面积， 所以可以降低电极的扩展电阻。<专利文献1>日本特开2008-218711号公报<专利文献2>日本特开2005-57050号公报<专利文献3>日本特开2002-368121号公报<专利文献4>日本特开平6-232396号公报〈非专利文献1>J. Ng 等，‘’ A Novel Planar Power MOSFET withLaterallyUniform Body and Ion-Implanted JFET Region" , IEEEElectron Device Letter,2008, Vol. 29，No. 4，pp.375—377，April 2008。<2>Y. Ren " Analysis of the power delivery pathfrom the 12-V VR to the microprocessor"，Proc. IEEE APEC' 04，2004，Vol. 1，pp.285-291。〈非专利文献3>M. Xu 等，“Small signal modeling of a highbandwidth voltage regulator using coupled inductor" , IEEE Trans. Power Electron, Vol. 22, No. 2，pp. 399-406，Mar. 2007。
发明内容
(发明要解决的问题)虽然利用专利文献3和专利文献4可以解决上述第二问题，但上述第一问题，即由 于保持耐压的区域相对于半导体衬底的表面为水平方向，所以在提高耐压时必须增大水平 方向的距离、单元间距增大、接通电阻增大的问题未被改善。本发明的目的在于，在横型功率MOSFET中提供不仅防止了元件面积的扩大、还可 以降低反馈电容和接通电阻的技术。本发明的上述和其它的目的和新颖特征，从本说明书的描述和附图可以清楚地看
出ο(用来解决问题的手段)如果简要地说明本申请中公开的发明中的代表性方案的概要，则如下所述。根据本申请的一个发明的半导体装置，具有在具有第一电阻的第一导电类型的半 导体衬底的主面上形成的功率M0SFET，上述功率MOSFET具有在上述具有第一电阻的第一导电类型的半导体衬底的主面上形成的、具有比上述 第一电阻高的第二电阻的半导体区；在上述具有第二电阻的半导体区的表面的一部分上形成的、具有比上述第一电阻 高的第三电阻的第一导电类型的半导体区；在上述具有第二电阻的半导体区的表面的一部分上形成的第二导电类型的半导 体区；在上述第二导电类型的半导体区的表面的一部分上形成的、具有比上述第三电阻 低的第四电阻的第一导电类型的半导体区；在上述具有第二电阻的半导体区的主面上，隔着栅绝缘膜形成的栅电极；在上述具有第二电阻的半导体区的主面上，与上述栅电极隔着绝缘膜形成，且与 上述具有第四电阻的第一导电类型的半导体区电连接的源电极；以及在上述具有第一电阻的第一导电类型的半导体衬底的背面上形成的漏电极；且上述具有第三电阻的第一导电类型的半导体区从上述具有第二电阻的半导体区 的主面一直设置到上述具有第一电阻的第一导电类型的半导体衬底，与上述具有第三电阻的第一导电类型的半导体区相接地形成从上述具有第二电 阻的半导体区的主面一直设置到上述具有第一电阻的第一导电类型的半导体衬底的沟槽， 在上述沟槽内隔着绝缘体填充有导电体，上述导电体与上述源电极电连接。(发明的效果)
如果简要地说明由本申请中公开的发明中的代表性方案分别得到的效果，则如下 所述。在横型MOSFET中，提供不仅防止了元件面积的扩大、还可以降低反馈电容和接通 电阻的技术。
图1是示出本发明的实施方式1的半导体装置的概要剖面图。图2是示出本发明的实施方式1的半导体装置的制造方法的概要剖面图。图3是示出接着图2的半导体装置的制造方法的概要剖面图。图4是示出接着图3的半导体装置的制造方法的概要剖面图。图5是示出接着图4的半导体装置的制造方法的概要剖面图。图6是示出接着图5的半导体装置的制造方法的概要剖面图。图7是示出接着图6的半导体装置的制造方法的概要剖面图。图8是示出接着图7的半导体装置的制造方法的概要剖面图。图9是示出接着图8的半导体装置的制造方法的概要剖面图。图10是示出接着图9的半导体装置的制造方法的概要剖面图。图11是示出接着图10的半导体装置的制造方法的概要剖面图。图12是示出接着图11的半导体装置的制造方法的概要剖面图。图13是示出本发明的实施方式2的半导体装置的概要剖面图。图14是附加了缓冲电阻和缓冲电容的功率MOSFET的电路图。图15是非绝缘型降压变换器的电路图。图16(a)是有缓冲电阻和缓冲电容的电源装置的开关时的电压波形，(b)是没有 缓冲电阻和缓冲电容的电源装置的开关时的电压波形。图17(a)是本发明的实施方式3的半导体装置的平面图，(b)是本发明的实施方 式3的半导体装置的概要剖面图。图18是示出接通电阻和反馈电容的折衷关系的图。(附图标记说明)l:n+型硅衬底(半导体衬底)；3:高电阻的η-型硅区(第二漂移区)；4 绝缘 体；5 导电体；6 :ρ型硅区(阱区)；7 :ρ+型硅区(阱区 接触区)；8 :η+型硅区(源区)； 9 栅绝缘膜；10 栅电极；11 硅化物等的低电阻的导电膜；12 绝缘膜；13 源电极；14 漏 电极；15、16 接触孔；17 绝缘膜；21 :η-型硅区(第一漂移区)；31 电源控制器；32 驱动 器；33 处理器；34 高侧MOSFET ；35 高侧内置二极管；36 低侧MOSFET ；37 低侧内置二极 管；41 功率MOSFET ；42 内置二极管；43 缓冲电阻；44 缓冲电容；51,52 接触；61,62 沟 槽；72 主面；73 背面；La 单元间距
具体实施例方式在以下实施方式中，为了方便，需要分成多个部分或实施方式进行说明，但除了特 别明示的情形以外，它们相互间不是没有关系，而是具有如下关系一方是另一方的一部分 或全部变形例、细节、补充说明等。
另外，在以下实施方式中，在提到要素的数等(包括个数、数值、数量、范围等)时， 除了特别明示的情形和从原理上看很显然限于特定的数的情形等以外，但并不限定于该特 定的数，可以是特定的数以上，也可以是特定的数以下。而且，在以下实施方式中，其构成要素(也包括要素步骤等)，除了特别明示的情 形和从原理上看认为很显然是必需的情形等以外，也不是必需的，这是不言而喻的。另外， 在实施方式等中，关于构成要素等提到“由A构成”时，除了特别明示仅由该要素构成的情 形等以外，不排除除此之外的要素，这是不言而喻的。同样地，在以下实施方式中，在提到构成要素等的形状、位置关系等时，除了特别 明示的情形和从原理上看很显然不是这样的情形等以外，包括基本上与该形状等近似或类 似的情况等。这一点对于上述数值和范围也是一样。另外，在提及材料等时，除了特别明示不是这样的情形或从原理上或根据情况看 不是这样的情形时以外，特定的材料是主要材料，并不排除次要的要素、添加物、附加要素 等。例如，硅部件除了特别明示的情形等以外，不仅包括纯硅的情形，也包括添加杂质、以硅 为主要要素的二元、三元等的合金(例如SiGe)等。另外，在用来说明以下的实施方式的全部附图中，原则上对具有相同功能的部件 赋予相同的附图标记，省略其重复说明。另外，在以下的实施方式使用的附图中，即使是平面图，为了容易观察，有时也部 分地添加了阴影线。(实施方式1)图1示出实施了本发明的实施方式1的横型功率MOSFET的剖面图，图中附图标 记1是η+型硅衬底(半导体衬底)；21是η_型硅区(第一漂移区)；3是高电阻的η_型硅 区(第二漂移区)；6是ρ型硅区(阱区)；7是ρ+型硅区(阱区 接触区)；8是η+型硅区 (源区)；9是栅绝缘膜；10是栅电极；11是硅化物等的低电阻的导电膜；12是绝缘膜；13是 源电极；14是漏电极。与η_型硅区3邻接着设置有沟槽(沟)61，隔着绝缘体4用导电体 5填充沟槽61内部，导电体5与源电极13电连接。在此，把设置了源的η+型硅区8和阱的ρ型硅区6的半导体衬底面称为主面72 (第 一主表面)、把η+型硅衬底1的背面称为半导体衬底的背面73 (第二主表面)。在η+型硅衬底1的表面上预先用例如外延生长法等形成η—型硅区21，在该η—型 硅区21的表面上通过离子注入和扩散工序形成η—型硅区3和ρ型硅区6。制造工序的细 节在后面说明。在本实施方式所示的横型功率MOSFET中，上述各要素中尤其是漏、源、栅这三个 主要端子是如下那样的构成。η_型硅区21和η_型硅区3构成漏，隔着邻接的η+型硅衬底 1与漏电极14连接。η+型硅区8构成源，与源电极13连接。在ρ型硅区6的表面上被栅 绝缘膜9隔开的栅电极10构成栅。ρ型硅区6构成阱区。如果向栅电极10施加正的电压，则在ρ型硅区6上经由栅绝缘膜9产生电场，在ρ 型硅区6中的与栅绝缘膜9接合的接合面处电场强度特别强，反转成η型，生成载流子。此 时，如果在源电极13与漏电极14之间施加有电压，则通过源的η+型硅区8和漏的η_型硅 区3引起载流子的漂移。另外，以与ρ型硅区6电接触的方式从衬底表面到ρ型硅区6设置沟槽(沟)62，
8成为与源的n+型硅区8 —体地导通了的结构。此时，为了欧姆连接而在源电极13和ρ型 硅区6的接触面上形成有ρ+型硅区7。在本实施方式中，漏电极14与背面73相接地设置，但由于一般情况下横型MOSFET 的漏电极和源电极都设置在半导体衬底的主面上，所以统称为“横型”。另一方面，由于专 利文献1和专利文献2的沟槽MOSFET的漏电极设置在半导体衬底的背面上，所以称为纵型 MOSFET。在本实施方式所示的横型功率MOSFET中，图1所示的功率MOSFET是基本单位，称 为单位单元(unit cell)。实际中是多个单位单元成为反复的基本单位而排列的结构。把 单位单元的横方向的尺寸称为单元间距La，单元间距La小时在单位面积上敷设的单位单 元的数目多，可以降低接通电阻。另外，通过使n_型硅区3隔着绝缘体4与导电体5相接，可以提高n_型硅区3 的杂质浓度，降低η—型硅区3的电阻。通过使与源电极电连接的导电体隔着绝缘物与 η_型硅区邻接来降低ιΓ型硅区的电阻，作为“RESURF效果”是已知的(例如，P. Goarin 等，〃 Split-gateRESURF stepped oxide (RSO)MOSFET for 25V applications withrecord low gate-to-drain charge" , Proc. IEEE ISPSD' 07, May 2007，pp. 61-64)。下面，用图2 图12描述本发明的实施方式1的半导体装置的制造方法。首先，像图2所示那样，在η+型硅衬底1上用外延生长法形成rT型硅区21。然后，像图3所示那样，用光掩模构图后，用干法蚀刻形成沟槽(沟)61。然后，像图4所示那样，用光掩模构图后，通过离子注入形成η—型硅区3。此时，通 过使离子注入的角度从与衬底表面垂直的方向偏离，在沟槽61侧面上形成η—型硅区3。然后，像图5所示那样，通过热扩散在沟槽61内形成由二氧化硅构成的绝缘体4。 另外，作为绝缘体4的材料，也可以使用BST ((Ba, Sr) TiO3)。然后，像图6所示那样，用CVD(化学气相沉积)法沉积多晶硅，通过回蚀(etch back)除去在沟槽61的内侧以外沉积的多晶娃，形成导电体5。另外，作为导电体5的材料， 除多晶硅以外也可以使用钨等的高熔点金属。然后，像图7所示那样，用光掩模构图后，通过离子注入形成ρ型硅区6。然后，像图8所示那样，通过热氧化形成作为栅绝缘膜9的二氧化硅后，用CVD法 沉积作为栅电极10的多晶硅和作为导电膜11的硅化物，用光掩模构图后，用干法蚀刻形成 栅绝缘膜9、栅电极10和导电膜11。然后，像图9所示那样，用光掩模构图后，通过离子注入形成作为源的η+型硅区8。然后，像图10所示那样，用CVD法沉积作为绝缘膜12的二氧化硅，用光掩模构图 后，为了获得源电极的接触，在绝缘膜12上形成接触孔15。然后，像图11所示那样，用干法蚀刻在ρ型硅区6上形成沟槽62后，为了获得ρ 型硅区6与源电极的欧姆接触，通过离子注入在沟槽62的底部形成ρ+型硅区7。然后，像图12所示那样，用光掩模构图后，用干法蚀刻形成用来连接导电体5的多 晶硅和源电极的接触孔16，最后用CVD法在η+型硅衬底1的主面上和背面上分别沉积源电 极13和漏电极14，完成本实施方式的半导体装置。在此，作为源电极13和漏电极14的材 料，主要使用Al(铝)。本实施方式与现有例(专利文献3、专利文献4)的不同之处在于，与半导体衬底的主面72垂直地设置称为漂移区的保持耐压的区域(n_型硅区3)。在现有例(专利文献 3、专利文献4)中，虽然也是漏电极与背面73相接地设置，但由于从主面72向背面73沿 垂直方向流动的电流路径是多晶硅或金属等的导电体，所以在垂直方向上不能保持耐压， MOSFET的耐压由n_型硅区3的横方向(相对于主面72为水平方向)的尺寸确定。因此， 为了提高耐压必须增大横方向的尺寸，所以存在单元间距La增宽、接通电阻增加的问题。与此不同，在本实施方式中，由于作为漂移区的n_型硅区3与主面72垂直地形成， 所以在提高耐压时，只要增大纵方向(相对于主面72为垂直方向)的尺寸即可，所以即使 提高耐压也不会增大单元间距La，可以抑制接通电阻的增加。下面，对本实施方式中提高雪崩耐量的设计方针进行描述。雪崩耐量指向MOSFET 施加了超过耐压的电压时MOSFET不会物理破坏的电流值，该电流值被称为雪崩峰值电流 (lap) 0已知一般情况下，横型MOSFET在主面72附近发生击穿，所以雪崩耐量低。在本实施 方式中，通过设计成P型硅区6与n_型硅区21的接合耐压比ρ型硅区6与高电阻的n_型 硅区3的接合耐压低，在ρ型硅区6与n_型硅区21的接合面附近即半导体衬底内部发生 击穿，可以提高雪崩耐量。另外，在本实施方式中，虽然与n_型硅区21邻接地形成有绝缘体4和导电体5，但 也可以没有该绝缘体4、导电体5以及接触孔16。但此时，由于不能提高n_型硅区3的杂 质浓度，所以不能降低n_型硅区3的电阻，不能得到RESURF效果。作为制造方法，有取代 绝缘体4和导电体5而向沟槽61内填充由二氧化硅等的绝缘体构成的绝缘物的方法、或者 不形成沟槽61而通过以光刻胶为掩模的离子注入形成n_型硅区21的方法等。(实施方式2)图13示出实施本发明的实施方式2的横型功率MOSFET的剖面图，与实施方式1 的不同之处在于，取代n_型硅区21而使用p_型硅区2。通过使p_型硅区2与n_型硅区3 邻接地配置可以提高n_型硅区3的杂质浓度、降低电阻。作为“超结”，一般已知像上述那 样，使P型区与η型区邻接地配置而降低电阻，(例如，G.Deboy等，"A newgeneration of high voltage MOSFETs breaks the limit line of silicon" ， Technical digest IEEE IEDM' 98，December 1998，pp.683-685)。另外，在本实施方式中也是，也可以没有绝缘体4、导电体5以及接触孔16。但此 时不能得到RESURF (降低表面电场)效果。(实施方式3)下面，用图14 图18说明本发明的实施方式3。图14是在功率MOSFET 41与内 置二极管42上追加了缓冲电阻43和缓冲电容44的电路图。缓冲电阻43和缓冲电容44 的串联电路连接在功率M0SFET41的漏和源之间，具有抑制MOSFET开关时的电压变化的效^ ο图15示出向处理器等供给电力的电源中使用的电路构成，称为非绝缘型降压 (Buck)变换器。降压变换器由输入电源Vin、输入电容器Cin、高侧MOSFET 34、高侧MOSFET 34的内置二极管35、低侧MOSFET 36、低侧MOSFET 36的内置二极管37、驱动高侧MOSFET 34和低侧MOSFET 36的驱动器32、驱动器32的电源Vdrive、向驱动器32供给PWM信号的 电源控制器31、构成输出滤波器的输出电感器L、输出电容器Cout和作为负载的处理器33 构成。高侧MOSFET 34接通时，低侧MOSFET 36的漏电压Vsw上升到电源电压Vin。此时，受从输入电容器Cin到高侧MOSFET 34和低侧MOSFET 36的环路中存在的寄生电感的影 响，低侧MOSFET 36的漏电压Vsw上升到电源电压Vin以上，发生电压振动。近年来，为了 降低降压变换器的损失，提高驱动电路的驱动力，使MOSFET高速地开关，因此，具有伴随着 电压振动而产生的噪声对电子设备施加影响的问题。图16 (a)、(b)示出接通高侧MOSFET时的低侧MOSFET的漏电Vsw的电压波形。测 定点是图15中的Vsw点。可以看出，在有缓冲电阻和缓冲电容时(图16(a))，与没有缓冲电阻和缓冲电容 时(图16(b))相比，电压振动被抑制。这是因为，通过用缓冲电容缓和开关时的电压跳升， 抑制了峰值电压，缓冲电阻阻滞了电压振动。这样，缓冲电容和缓冲电阻具有抑制开关时的 峰值电压和电压振动的效果，但在追加了外带电容和电阻时，存在增加降压变换器的成本 和安装面积的问题。在本实施方式中，提供不追加外带电容和电阻而在半导体衬底上制作缓冲电容和 缓冲电阻的方法。图17是说明本实施方式中的半导体装置的图，图17(a)示出图17(b)的 B-B线处的剖面的平面图，图17(b)示出图17(a)的A-A线处的剖面图。图17(a)中，51表 示源电极13与导电体5的接触，52表示源电极13与η+型硅区8和ρ+型硅区7的接触，17 表示图17(b)中的由栅绝缘膜9和绝缘膜12构成的绝缘膜。本实施方式与实施方式2的 不同之处在于，导电体5与源电极13的接触51是在衬底表面的水平方向上断断续续地设 置的。在图17(a)中，虽然源电极13与η+型硅区8和ρ+型硅区7的接触52是连续地设 置的，但导电体5与源电极13的接触51是断断续续地设置的。在本实施方式中，缓冲电容 44由以绝缘体4为介电体、以导电体5、η_型硅区3和η+型硅衬底1为电极的电容器构成， 缓冲电阻43由导电体5构成。为了将导电体5用作缓冲电阻43，需要使导电体5成为所期 望的电阻值，但可以通过改变导电体5的电阻率或导电体5与源电极13的接触51的间隔 来调整导电体5的电阻值。关于接触51的间隔变更，可以通过扩大接触51的间隔来增大 电阻值，通过缩窄接触51的间隔来减小电阻值。下面，图18通过比较沟槽MOSFET和横型MOSFET来示出本发明的效果。图18是 以接通电阻Ron为横轴、以反馈电容Crss为纵轴的图，A表示本实施方式的半导体装置，B 表示现有的横型M0SFET，C表示现有的沟槽M0SFET。圆圈是沟槽M0SFET、横型MOSFET以及 本实施方式的半导体装置在同一芯片面积下的比较。关于沟槽M0SFET，虽然接通电阻小但反馈电容大，可以通过改变MOSFET的芯片面 积来实现接通电阻和反馈电容的折衷曲线的任意特性。即，如果增大芯片面积则是图中左 上的特性(接通电阻小、反馈电容大)，如果减小芯片面积则是图中右下的特性(接通电阻 大、反馈电容小)。横型MOSFET在相同芯片面积下与沟槽MOSFET比较时，虽然接通电阻 增大，但反馈电容减小，就折衷性而言有所改善。但是，在横型MOSFET中，为了实现与沟槽 MOSFET同等的接通电阻，需要将芯片面积增大3倍左右，导致芯片成本增加。根据本发明，除了实施方式1的效果以外，还能够使接通电阻与沟槽MOSFET相比 的增加停留在30%左右，且折衷性比横型MOSFET更加改善。由此，可以实现反馈电容和接 通电阻小的功率M0SFET，所以对于使用它的电源装置的损失降低和成本降低有效果。以上，基于实施方式具体说明了由本发明人完成的发明，但本发明不限于上述实施方式，在不脱离本发明的主要发明构思的范围内可以进行种种变更。产业上的可利用性本发明的半导体装置的制造方法广泛应用于向计算机供给电力的变换中使用的 电源装置。
权利要求
一种半导体装置，具有在具有第一电阻的第一导电类型的半导体衬底的主面上形成的功率MOSFET，其特征在于上述功率MOSFET具有在上述具有第一电阻的第一导电类型的半导体衬底的主面上形成的、具有比上述第一电阻高的第二电阻的半导体区；在上述具有第二电阻的半导体区的表面的一部分上形成的、具有比上述第一电阻高的第三电阻的第一导电类型的半导体区；在上述具有第二电阻的半导体区的表面的一部分上形成的第二导电类型的半导体区；在上述第二导电类型的半导体区的表面的一部分上形成的、具有比上述第三电阻低的第四电阻的第一导电类型的半导体区；在上述具有第二电阻的半导体区的主面上，隔着栅绝缘膜形成的栅电极；在上述具有第二电阻的半导体区的主面上，与上述栅电极隔着绝缘膜形成，且与上述具有第四电阻的第一导电类型的半导体区电连接的源电极；以及在上述具有第一电阻的第一导电类型的半导体衬底的背面上形成的漏电极；且上述具有第三电阻的第一导电类型的半导体区从上述具有第二电阻的半导体区的主面一直设置到上述具有第一电阻的第一导电类型的半导体衬底。
2.如权利要求1所述的半导体装置，其特征在于上述具有第二电阻的半导体区包含第一导电类型的杂质。
3.如权利要求1所述的半导体装置，其特征在于上述具有第二电阻的半导体区包含第二导电类型的杂质。
4.如权利要求1所述的半导体装置，其特征在于与上述具有第三电阻的第一导电类型的半导体区相接地形成有从上述具有第二电阻 的半导体区的主面一直设置到上述具有第一电阻的第一导电类型的半导体衬底的沟槽，在 上述沟槽内隔着绝缘体填充有导电体，上述导电体与上述源电极电连接。
5.如权利要求4所述的半导体装置，其特征在于 上述导电体包含多晶硅或钨。
6.如权利要求4所述的半导体装置，其特征在于上述沟槽内的上述绝缘体包含二氧化硅或BST即(Ba，Sr) TiO30
7.如权利要求4所述的半导体装置，其特征在于在沿着上述具有第一电阻的第一导电类型的半导体衬底的主面的方向上，断断续续地 设置有把上述沟槽内的上述导电体与上述源电极电连接的接触孔。
8.一种半导体装置的制造方法，该半导体装置具有在具有第一电阻的第一导电类型的 半导体衬底上形成的功率M0SFET，该制造方法包括(a)、准备上述具有第一电阻的第一导电类型的半导体衬底的工序；(b)、在上述(a)工序之后，在上述具有第一电阻的第一导电类型的半导体衬底上形成 具有比上述第一电阻高的第二电阻的半导体区的工序；(C)、在上述(b)工序之后，通过各向异性蚀刻形成从上述具有第二电阻的半导体区的 主面到达上述具有第一电阻的第一导电类型的半导体衬底的第一沟槽的工序；(d)、在上述(C)工序之后，通过从相对于上述具有第二电阻的半导体区的主面垂直的 方向倾斜的方向注入离子，在上述第一沟槽的侧壁上形成具有比上述第一电阻高的第三电 阻的第一导电类型的半导体区的工序；(e)、在上述(d)工序之后，在上述第一沟槽的表面上形成绝缘体的工序；(f)、在上述(e)工序之后，用导电体填充上述第一沟槽内的工序；(g)、在上述(b)工序之后，通过离子注入在上述具有第二电阻的半导体区的表面的一 部分上形成具有第四电阻的第二导电类型的半导体区的工序；(h)、在上述(g)工序之后，在上述具有第二电阻的半导体区的主面上隔着栅绝缘膜形 成栅电极的工序；(i)、在上述(h)工序之后，通过离子注入在上述具有第二电阻的半导体区的表面的一 部分上形成具有比上述第三电阻低的第五电阻的第一导电类型的半导体区的工序；(j)、在上述(i)工序之后，在上述具有第一电阻的第一导电类型的半导体衬底的主面 上沉积绝缘膜的工序；(k)、在上述(j)工序之后，贯通上述绝缘膜形成到达上述具有第五电阻的第一导电类 型的半导体区的第一接触孔的工序；(1)、在上述(k)工序之后，将形成了上述第一接触孔的上述绝缘膜作为掩模而在上述 具有第二电阻的半导体区的主面上形成到达上述具有第四电阻的第二导电类型的半导体 区的第二沟槽的工序；(m)、在上述(1)工序之后，在上述第二沟槽的底部形成上述具有比第四电阻低的第六 电阻的第二导电类型的半导体区的工序；(η)、在上述(j)工序之后，贯通上述绝缘膜地形成到达填充了上述第一沟槽的导电体 的第二接触孔的工序；(0)、在上述(m)工序和(η)工序之后，在第一主表面上形成源电极的工序；以及 (P)、在第二主表面上形成漏电极的工序；且在上述(d)工序中，上述具有第三电阻的第一导电类型的半导体区从上述具有第二电 阻的半导体区的主面一直设置到上述具有第一电阻的第一导电类型的半导体衬底。
9.如权利要求8所述的半导体装置的制造方法，其特征在于在上述(b)工序中形成上述具有第二电阻的半导体区时，向上述具有第二电阻的半导 体区混入第一导电类型的杂质。
10.如权利要求8所述的半导体装置的制造方法，其特征在于在上述(b)工序中形成上述具有第二电阻的半导体区时，向上述具有第二电阻的半导 体区混入第二导电类型的杂质。
11.如权利要求8所述的半导体装置的制造方法，其特征在于 在上述(f)工序中，上述导电体包含多晶硅或钨而形成。
12.如权利要求8所述的半导体装置的制造方法，其特征在于在上述(e)工序中，上述第一沟槽内的上述绝缘体包含二氧化硅或BST即(Ba，Sr)Ti03 而形成。
13.如权利要求8所述的半导体装置的制造方法，其特征在于在上述(η)工序中，在沿着上述具有第一电阻的第一导电类型的半导体衬底的主面的方向上，断断续续地设置上述第二接触孔。
14.一种电源装置，是向半导体装置供给电力的同步整流方式的电源装置，上述电源装 置具有第一功率MOSFET和第二功率M0SFET，上述第一功率MOSFET和上述第二功率MOSFET 中的至少一个具有在具有第一电阻的第一导电类型的半导体衬底的主面上形成的、具有比上述第一电阻 高的第二电阻的半导体区；在上述具有第二电阻的半导体区的表面的一部分上形成的、具有比上述第一电阻高的 第三电阻的第一导电类型的半导体区；在上述具有第二电阻的半导体区的表面的一部分上形成的第二导电类型的半导体区；在上述第二导电类型的半导体区的表面的一部分上形成的、具有比上述第三电阻低的 第四电阻的第一导电类型的半导体区；在上述具有第二电阻的半导体区的主面上，隔着栅绝缘膜形成的栅电极； 在上述具有第二电阻的半导体区的主面上，与上述栅电极隔着绝缘膜形成，且与上述 具有第四电阻的第一导电类型的半导体区电连接的源电极；以及在上述具有第一电阻的第一导电类型的半导体衬底的背面上形成的漏电极；且 上述具有第三电阻的第一导电类型的半导体区从上述具有第二电阻的半导体区的主 面一直设置到上述具有第一电阻的第一导电类型的半导体衬底。
15.如权利要求14所述的电源装置，其特征在于上述具有第二电阻的半导体区包含第一导电类型的杂质。
16.如权利要求14所述的电源装置，其特征在于上述具有第二电阻的半导体区包含第二导电类型的杂质。
17.如权利要求14所述的电源装置，其特征在于与上述具有第三电阻的第一导电类型的半导体区相接地形成从上述具有第二电阻的 半导体区的主面一直设置到上述具有第一电阻的第一导电类型的半导体衬底的沟槽，在上 述沟槽内隔着绝缘体填充有导电体，上述导电体与上述源电极电连接。
18.如权利要求17所述的电源装置，其特征在于 上述导电体包含多晶硅或钨。
19.如权利要求17所述的电源装置，其特征在于上述沟槽内的上述绝缘体包含二氧化硅或BST即(Ba，Sr) TiO30
20.如权利要求17所述的电源装置，其特征在于在沿着上述具有第一电阻的第一导电类型的半导体衬底的主面的方向上，断断续续地 设置把上述沟槽内的上述导电体与上述源电极电连接的接触孔。
全文摘要
提供一种半导体装置及其制造方法和使用它的电源装置。在横型功率MOSFET中，不仅抑制了单元间距的增大，还提高了耐压，降低了反馈电容和接通电阻。相对于n+型硅衬底(1)的主面(72)垂直地设置作为耐压保持区域的高电阻的n-型硅区(3)，使高电阻的n-型硅区(3)与n+型硅衬底(1)连接。另外，与高电阻的n-型硅区(3)相接地在从n+型硅衬底(1)的主面(72)到达n+型硅衬底(1)的沟槽(61)内隔着绝缘体(4)填充有导电体(5)，把上述导电体(5)与源电极(13)电连接。
文档编号H01L29/06GK101931005SQ20101018553
公开日2010年12月29日 申请日期2010年5月19日 优先权日2009年6月24日
发明者平尾高志, 桥本贵之, 秋山登 申请人:瑞萨电子株式会社