可快速测试的圆片以及圆片测试方法

专利名称：可快速测试的圆片以及圆片测试方法
技术领域：
本发明关于一种圆片，特别是可快速测试的圆片。
背景技术：
自从集成电路(Integrated Circuit)问世自今，已有半世纪左右的历史。随着科 技的演进，各种集成电路的技术不断推陈出新。根据集成电路发展历史的演进，可观查出相 同面积的集成电路可容纳的晶体管数目，约每十八个月即会成长一倍。此一现象称之为摩 尔定律。摩尔定律提供了一个很重要的观察指标，也就是集成电路的发展是呈现指数性的 成长。随着集成电路的快速发展，各种应用于集成电路的科技也随之应运而生，比如说微处 理器、数字信号处理器等。这些应用集成电路的科技产品，也带动了随后的信息革命，改变 了当今世界的风貌。集成电路的生产利用圆片(wafer)作为制造的载体。圆片在经过圆片制成的技术 处理之后，圆片上形成有多个芯片(dies)。这些芯片经过切割以及封装之后，就成为了我们 常见的集成电路。圆片按其直径分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12 英寸甚至研发更大规格。圆片的尺寸越大时，同一圆片上的芯片也就越多。因此，生产集成 电路时，使用尺寸越大芯片作为生产的载体，平均每一集成电路的成本也就愈低。此外，根 据使用制程技术的不同，同一尺寸上的圆片可形成的芯片数也会不同。举例而言，若是使用 45纳米的制程技术，于相同尺寸的圆片形成的芯片数目，约略为使用60纳米制程技术的两 倍。在每一片圆片生产完毕之后，此圆片上的每一个芯片都需要经过测试，以确认此 芯片的功能是正常的。然而，同一圆片上形成的芯片越多时，代表测试此一圆片将要花费掉 更多的时间。根据摩尔定律的观察，集成电路的发展是呈现指数性的成长。由于目前所使 用的方法，大多是对于每一个芯片逐一测试。因此，我们可以合理的推测，圆片的测试时间 也随之呈现大幅度的增加。测试时间的耗费，可能会大幅延缓产品的上市时间。对于厂商 而言，产品上市时间的延后，可能会造成厂商的巨额损失。

发明内容
鉴于以上的问题，本发明提出一种可快速测试的圆片以及圆片测试方法，进以缩 短圆片测试时所耗费的时间。在本发明一实施例或是多个实施例中，此圆片包括多个芯片、一切割区域(scribe line area)以及多个测试垫(testing pad)。每一芯片包括多个待测点(testing point)。 待测点为接线垫(bonding pad)或是芯片内部线路的一个电极。此内部电极仅用以连接内 部线路，并不一定会连接至外部的接线垫。当芯片从圆片上与其它芯片分离时，此圆片在切 割区域上进行圆片切割(wafer sawing)。多个测试垫，配置于切割区域。至少一芯片的至 少部分待测点以电性连接至多个测试垫。在本发明一实施例或是多个实施例中，测试垫呈一列的或多列的方式排列。
4
在本发明一实施例或是多个实施例中，每一芯片的未与多个测试垫相连的接线垫 以及测试垫呈一列或多列的方式排列。部分的接线垫以及部份的测试垫安排给在芯片测试 时提供测试探针(testing probe)接触。在本发明一实施例或是多个实施例中，在进行测试时，一部分或是全部的测试垫 可被排列以被测试探针连接。在本发明一实施例或是多个实施例中，可快速测试的圆片另包括至少一隔离 组件。此隔离组件电性连接于一个测试垫与一个测试点之间。隔离组件可为隔离器 (isolator)或是缓冲放大器(buffer amplifier)。在本发明一实施例或是多个实施例中，此圆片包括至少一芯片群组、多个接线垫、 一切割区域以及配置于切割区域上的多个测试垫。每一芯片群组包括多个芯片，每一芯片包括多个待测点。切割区域用以分割最少 两个芯片。至少一测试垫与至少一待测点经由一电子开关模块相连。在本发明一实施例或是多个实施例中，至少一芯片群组包括多个芯片。至少一芯 片包括多个测试点。至少一芯片的一测试点电性连接至少一电子开关模块与至少一地址译 码器。在本发明一实施例或是多个实施例中，同一芯片群组中的至少一个芯片的多个待 测点经由多个电子开关模块以电性连接至多个测试垫。在本发明一实施例或是多个实施例中，至少一接线垫或是至少一测试垫，我们定 义部分的测试垫或接线垫在测试时提供地址信号的通路。至少一接线垫电性连接至对应每 一芯片的地址译码器。在本发明一实施例或是多个实施例中，对应每一芯片的地址译码器皆对应有不同 的地址码。使用不同的地址码，可以将测试垫分别的电性导通到对应的芯片的待测点。在本发明一实施例或是多个实施例中，对应每一芯片的地址译码器皆对应有不同 的地址码以及一组至数组的群组码。在本发明一实施例或是多个实施例中，至少一芯片可选择性地连接至少一地址译 码器。至少一芯片上的至少一待测点经由电子开关模块连接至少一接线垫。对应每一芯片 的地址译码器皆以电性连接到一个电子开关模块，当此一地址译码器被对应的地址码或群 组码选取时，电子开关模块会将连接的电子开关模块同时导通。当此一地址译码器没有当 此一地址译码器被对应的地址码或群组码选取时，电子开关模块会将连接的电子开关模块 同时断开。此处所述的地址码可为地址信号、群组信号或是子群组信号，地址信号、群组信 号或是子群组信号可传送至一地址译码器。在本发明一实施例或是多个实施例中，电子开关模块位于每一芯片中或位于切割 区域上靠近特定芯片，地址译码器位于切割区域上或位于芯片中，地址译码器译码结果为 多个输出，对于多电子开关模块，经由一地址译码器选择导通合适的电子开关模块。本发明还公开一种可快速测试的圆片，此圆片包括至少一芯片群组、一切割区域 以及多个测试垫。每一芯片群组包括多个芯片以及一多路传输器(multiplexer)，每一芯片包括多 个待测点。多路传输器具有多个输出端口，每一输出端口以电性连接至每一芯片的待测点。切割区域位于该多个芯片之间用以区隔该多个芯片。多个测试垫配置于此切割区域。根据本发明的一实施例或是多个实施例，多路传输器提供合适的电性通路连接部 分的测试垫以及芯片内的待测点。根据本发明的一实施例或是多个实施例，经由测试垫提供地址信号，多路传输器 会选择特定的芯片，提供合适的电性通路连接部分的测试垫以及特定芯片内的待测点。根据本发明的一实施例或是多个实施例，经由测试垫提供群组地址信号，多路传 输器会选择特定群组的芯片，提供合适的电性通路连接部分的测试垫以及特定群组芯片内 的待测点。本发明还公开一种圆片的快速测试方法，适用于一圆片。此圆片包括多个芯片、一 切割区域以及位于切割区域上多个测试垫、包括最少一个地址译码器、多个电子开关模块。 于测试时，测试仪器经由测试探针连接到测试垫上。测试仪器产生地址码以选取特定的芯 片或特定芯片上特定待测点组进行测试步骤。这里所说的选取是指提供一个合适的电性通 路，使测试仪器能经由测试垫连接到特定的待测点组。经由改变不同的地址码，测试仪器能 测试多个芯片或芯片上不同的待测点。根据本发明的一实施例或是多个实施例，此一测试可以是依序进行的。完成一组 芯片上的所有芯片测试后再移动测试探针。根据本发明的一实施例或是多个实施例，此一测试可以同时对于多个芯片进行测 试，或是对于个别芯片分别测试。本发明还提出一种圆片测试方法，适于测试一圆片，其中 该圆片包括多个无可程序化自我测试引擎的芯片，多个测试垫以及多个待测点，该些测试 垫电性连结于该些测试点的其中之一，该测试方法包括初始化一测试仪器，测试仪器具有 多个探针；移动这些探针，以电性连接该至少一测试垫；经由该些测试垫，传送至少一控制 信号至这些芯片。根据本发明的一实施例或是多个实施例，中该测试信号包括一模拟信号。根据本发明的一实施例或是多个实施例，其中该圆片还包括至少一电子开关模 块，该电子开关模块电性连接于该些测试垫以及该些待测点之间，该方法还包括由电子开 关模块接收该控制信号；以及，选择性连接该测试垫至每一该圆片的该一个测试点。综合以上所述，本发明所公开的可快速测试的圆片之中的每一芯片的未与多个测 试垫相连的接线垫以及测试垫呈阵列方式排列。此排列方式可让一探针组可以方便快速测 量此圆片的信号。此外，本发明另公开的可快速测试的圆片，此圆片上配置有地址译码器或 是多路传输器。测量多个芯片时，可根据地址信号选择被测试的芯片。在不需要移动探针 组的情况下，即可对于多个芯片进行测试。本发明还公开此种芯片的量测方法。因为机械 式移动探针组所花费的时间远高于电子式切换所花费的时间，因此本发明可大幅减少圆片 测时所花费的时间。以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明 的精神与原理，并且提供本发明的专利申请范围更进一步的解释。


图1A、图1B以及图1C为本发明的第一实施例的方块示意图；图2A、图2B以及图2C为本发明的第一实施例的连接关系示意图3为本发明的第二实施例的方块示意图4A以及图4B为本发明的第三实施例的方块示意图5A为本发明的地址译码器与电子开关模块的连接关系示意图
图5B为本发明的电子开关模块的结构连接关系示意图6为本发明的第四实施例的方块示意图7为本发明的第五实施例的方块示意图8A以及图8B为本发明的多路传输器的示意图9A为本发明的第六实施例的方块示意图9B为本发明的第七实施例的方块示意图9C为本发明的第八实施例的示意图10为本发明的测试方法的第一实施例流程图11A以及图11B为本发明的测试方法的第二实施例流程图12为本发明的测试方法的第三实施例；
图13为本发明的测试方法的第四实施例。
其中，附图标记
10芯片 100芯片群组
101第一芯片 102第二--H-* LL -心片
103第三芯片104第四芯片
20切割区域 30第一丨组接线垫
31第二组接线垫32接线垫
35内部线路40测试垫
501第一地址译码器502第二地址译码器
503第三地址译码器504第四地址译码器
52AND 门54第一反向器
56第二反向器58电子开关模块
581第一电子开关模块582第二电子开关模块
583第三电子开关模块584第四电子开关模块
59电子开关组件591第一电子开关
592第二电子开关593第三电子开关
594第四电子开关60多路传输器
62反向器602 第一 AND 门
604 第二 AND 门606第三AND门
608第四AND门71第一线路检测器
72第二线路检测器81第一隔离器
82第二隔离器83第一组缓冲放大器
84第二组缓冲放大器S1、S2地址信号
具体实施例方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要 求及附图，任何本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例 进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。请参照图1A、图IB与图1C，为本发明的可快速测试的圆片的第一实施例的示意 图。此圆片包括多个芯片10、一切割区域20以及多个测试垫40。在本发明一实施例或是多个实施例中，切割区域包括没有被芯片利用或是占据的 区域。在本发明一实施例或是多个实施例中，切割区域包括一圆片没有被芯片利用或是 占用的区域减去圆片边缘的区域。在本发明一实施例或是多个实施例中，切割区域包括一 芯片没有被利用或是占用的区域减去圆片背面的区域。切割区域的一个功能为用以分割芯 片。当一个芯片要从圆片中被分割出时，可以沿着切割区域进行圆片切割。在本发明一实施例或是多个实施例中，测试垫可被配置于切割区域上。于图IA中，芯片10呈阵列方式排列，每一芯片10包括第一组接线垫30以及第二 组接线垫31。切割区域20位于芯片10之间用以区隔芯片10。测试垫40配置于切割区域 20。芯片10的数量在此实施例中虽以四个为例，但并不以此为限。芯片10的数量可视实 际圆片的需求而变化。而芯片10的排列方式亦不以阵列方式为限。在本发明一实施例或是多个实施例中，第一组、第二组接线垫30、31配置于芯片 10上。在本发明一实施例或是多个实施例中，第一组、第二组接线垫30、31配置于切割 区域20上。第一组接线垫30以及第二组接线垫31用以分别提供芯片10传送或接收信号的 接口。芯片10的第一组接线垫30未与测试垫40连接。芯片10的第二组接线垫31分别 电性连接至测试垫40。图1B，为本发明的可快速测试的圆片的另一施例的示意图。芯片10只包括第二组 接线垫31，第二组接线垫31分别电性连接至测试垫40。于此实施例中，测试垫40的数目 与芯片10上第二组接线垫31的总数目相同。请参照图1C，除了第二组接线垫31可连接至测试垫40之外。于本发明的另一实 施例中，芯片10中内部线路35电性连接至测试垫40。经由测试垫40，可对于芯片10中平 常难以测量的内部线路35进行测试。因此，测试垫40的数目可多于芯片10上第二组接线 垫31的总数。在本发明一实施例或是多个实施例中，测试垫40的数目可大于、等于或是小于芯 片10上接线垫的数目。请参照图2A、图2B与图2C。图2A用以表示第二组接线垫31以及测试垫40之间 的连接关系。此圆片包括多层金属层，第二组接线垫31以及测试垫40之间的连接，以圆片 中的不同金属层分别作为电性连接的通道，第二组接线垫31分别以一对一的方式电性连 接至测试垫40。在图2B中，测试垫40与第二组接线垫31以及内部线路35相连。第二组 接线垫31以及内部线路35可被称为待测点。于此实施例中，第二组接线垫31呈一维阵列方式排列，测试垫40亦呈一维阵列方 式排列。一维阵列定义为在此阵列中所有的组件位于同一条直线上或约略为一条直线上，并不限定为相同间隔。在进行测量时，只需使用排列方式对应于第二组接线垫31以及测试 垫40的探针组，即能对于每一芯片10做快速的测量。于此实施例中，第二组接线垫31有可能为一列或两列甚至多列的方式排列，但这 是此领域中技术人员公知的的技术，在此不多做说明。在图2C中，部分的测试垫40以一对多的连接关系电性连接到多个待测点。这些 多个待测点可以存在同一个芯片10上或是存在多个芯片10上。在本发明一实施例或是多个实施例中，测试点可能为第一组、第二组接线垫30、31 或是圆片内部线路35的电极。在本发明一实施例或是多个实施例中，内部线路35的电极 可能没有直接电性连接至第一组接线垫30或第二组接线垫31。如同图2A、图2B与图2C所述，测试垫40与待测点之间的连结可分为下列三种方 式。在本发明一实施例或是多个实施例中，至少一测试垫40可以一对多的方式连接至都多 个芯片10上的多个待测点。在本发明一实施例或是多个实施例中，至少一测试垫40可以 一对多的方式连接至都同一个芯片10上的多个待测点。在本发明一实施例或是多个实施 例中，至少二个测试垫40可以多对一的方式连接至单一个待测点。图3，为本发明的可快速测试的圆片的第二实施例的示意图。此圆片包括芯片10、 切割区域20以及测试垫40。芯片10的第一组接线垫30未与测试垫40连接。芯片10的第二组接线垫31分 别电性连接至测试垫40。为了保持图示的简洁，故上述的连接关系未绘于图示中。于此领 域的技术人员，可依本实施例所公开的概念，选择合适方法连接第二组接线垫31以及测试 垫40。于此实施例中，第二组接线垫31以及测试垫40整体呈二维阵列方式排列。二维阵 列定义为在此阵列中所有组件排列呈行以及列，行以及列分别为一维阵列。在进行测量时， 只需使用排列方式对应于第二组接线垫31以及测试垫40的探针组，即能对于每一芯片10 做快速的测量。于图3中，测试垫40以两列等间格的方式排列。测试垫40的排列方式是以提供 探针合适的接触为目的。所以在不阻挡探针接触的条件下，于其它实施例中，测试垫40可 以为非等间隔的方式排列。在不阻挡探针接触的条件下，于其它实施例中，测试垫40每一 列可以为并非完全在一个直线上的排列。在不阻挡探针接触的条件下，于其它实施例中，测 试垫40可以为多列，每一列间以一特定位移的方式排列。请参照图4A与图4B，图4A与图4B为本发明的可快速测试的圆片的第三实施例的 示意图。此圆片包括一芯片群组100、一切割区域20以及测试垫40。每一芯片群组100包括第一芯片101、第二芯片102、第三芯片103、第四芯片104。 第一芯片101包括第一地址译码器501，第二芯片102包括第二地址译码器502，第三芯片 103包括第三地址译码器503，第四芯片104包括第四地址译码器504。第一芯片101、第二 芯片102、第三芯片103与第四芯片104皆包括电子开关模块(图中未示)以及接线垫32。切割区域20位于第一芯片101、第二芯片102、第三芯片103与第四芯片104之间， 用以区隔第一芯片101、第二芯片102、第三芯片103、第四芯片104之间。切割区域20配置 于测试垫40。每一芯片群组100当中的第一芯片101、第二芯片102、第三芯片103、第四芯片 104以及测试垫40的连接方式可分类为下列两种(1)部分的测试垫40连接到第一芯片101、第二芯片102、第三芯片103与第四芯片104 ； (2)全部的测试垫40皆连接到第一芯片 101、第二芯片102、第三芯片103与第四芯片104。在第一种连接方式中，测试垫40与第一芯片101、第二芯片102、第三芯片103、第 四芯片104的连接方式请参照图4A。第一芯片101、第二芯片102、第三芯片103、第四芯片 104包括有第一组接线垫30以及第二组接线垫31。第一组接线垫30未与测试垫40连接， 第二组接线垫31分别电性连接至测试垫40。在第二种连接方式中，测试垫40与第一芯片101、第二芯片102、第三芯片103、第 四芯片104的连接方式请参照图4B。第一芯片101、第二芯片102、第三芯片103、第四芯片 104包括有接线垫32。全部的接线垫32分别电性连接至测试垫40。要注意的是，当测试 垫40连接到第一芯片101、第二芯片102、第三芯片103与第四芯片104时，需要一适当的 驱动电路，或是测试机器需要提供一个适当强度的测试信号。在第一种以及第二种连接方式中，第一芯片101的接线垫32分别经由电子开关模 块(图中未示)以电性连接至测试垫40，第二芯片102的接线垫32、第三芯片103的接线垫 32以及第四芯片104的接线垫32以同样的方式连接至测试垫40。为了保持图示的简洁， 故上述的连接关系未绘于图示中。于此领域中的技术人员，可依本实施例所公开的概念，选 择合适方法连接接线垫32以及测试垫40。于本发明的一实施例中，用以选择第一芯片101、第二芯片102、第三芯片103与第 四芯片104的方法有下二种(1)使用平行地址译码器(parallel address decoder) ； (2) 使用序列地址译码器(serial address decoder)。请参照图5A，为地址译码器与电子开关模块连结示意图。在第一种选择的方式中， 以第一地址译码器501为例。第一地址译码器501包括一 AND门(与门)52，第一反向器 54以及第二反向器56。此AND门52包括二输入端。第一反向器54电性连接于AND门52 的一输入端，第二反向器56电性连接于AND门52的另一输入端。第一地址译码器501的 输出以电性连接至电子开关模块58，用以输出一信号同时控制电子开关模块58。在本发明一实施例或是多个实施例中，当电子开关模块58的数量多于一定数目 时，AND门52需要增加一适当驱动电路电子开关模块，以避免因为负载过多，造成AND门52 无法正常驱动后级的电子开关模块58。此实施例虽只公开第一地址译码器501的结构以及其与电子开关模块58之间的 连接关系。于此领域的技术人员可依此实施例所述的方式，设计第二地址译码器502、第三 地址译码器503、第四地址译码器504的结构以及其与电子开关模块58之间的连接关系。当一地址信号输入至第一地址译码器501时，第一地址译码器501会根据不同的 地址信号输出一控制信号。于此实施例中，以“Si，S2”表示地址信号。Sl以及S2的信号 为“0”或“1”，其中“0”代表低电压输入，“1”代表高电压输入。Sl输入至第一反向器54， S2输入至第二反向器56。当输入的地址信号为“0，0”时，AND门52的输出为“1”。此时， 电子开关模块58将会同时导通。若是输入的地址信号为“0，1”、“1，0”或是“1，1”，AND门 52的输出为“0”。此时，电子开关模块58将会同时切断。第二种选择的方式使用序列位置译码器。于本实施例中，第一地址译码器501、第 二地址译码器502、第三地址译码器503、第四地址译码器504为序列地址译码器。此序列 地址译码器可使用内部集成电路接口(Inter-Integrated Circuit, I2C)或是序列周边接Π (Serial Peripheral Interface)，或其它的序歹Ij接□ (serial interface)来实现。于此第三实施例中，第一地址译码器501、第二地址译码器502、第三地址译码器 503、第四地址译码器504皆对应有不同的地址码。此地址码可为平行地址码(parallel address code)或是序列地址码(serial address code)。举例而言，第一地址译码器501 对应的地址信号为“0，0”，第二地址译码器502对应的地址信号为“0，1 ”，第三地址译码器 503对应的地址信号为“1，0”，第四地址译码器504对应的地址信号为“1，1”。当第一、第二、 第三、第四地址译码器501、502、503、504接收到其对应的地址码时，第一、第二、第三、第四 地址译码器501、502、503、504会输出一控制信号导通电子开关模块58。本实施例所公开的地址译码器的构造，仅为一示意用的构造。于本领域的技术人 员，可依照上述的输入信号以及输出信号，并根据布尔代数相关理论，设计具有同样功能的 平行地址译码器或是序列地址译码器。本实施例所公开的地址译码器，也可以允许接受一个群组地址(group address) 或数个的次群组地址(sub-group address)。当地址码为群组地址或次群组地址时，有多个 地址译码器会被选取，其所连接的多个电子开关模块会导通。请参照图5B，图5B为电子开关模块的连接关系示意图。电子开关模块58可包括 至少一电子开关组件59。在本发明一实施例或是多个实施例中，一个电子开关模块58中的电子开关组件 59可同时开启或是关闭。上述的“同时”，于此领域的技术人员可了解实际上并没有两个开 关可以完全同时的开启或是关闭。所以上述的“同时”，是以电路最终行为而言，几乎可视为 同时发生的事件。在本发明一实施例或是多个实施例中，电子开关模块58可为多个单一个电子开关。在本发明一实施例或是多个实施例中，电子开关模块58可为多个电子开关串联 以及并联的组合。在图5B中，电子开关组件59为多个电子开关串联以及并联的组合。此电子开关组 件59包括第一电子开关591、第二电子开关592、第三电子开关593以及第四电子开关594。 第一电子开关591以及第二电子开关592串联成第一路径，第三电子开关593以及第四电 子开关594串联成第二路径。第一路径与第二路径并联。此连接方式的目的是用以降低电 子开关模块58的故障率。举例而言，若是单一电子开关有1 %的机率是永远短路，1 %的机率是永远断路。则 两个开关在串联之后的故障率是1. 98 %。在两个路径并联之后，故障率则为0. 039992 %。 由此看可看出，依照此结构设计的电子开关模块58可以大幅降低故障率。在此一实施例中我们举例以四个芯片为一群组。但这仅是为保持图示的简洁，于 此领域的技术人员，可依本实施例所公开的概念，以多个芯片为一群组来实现本发明。请参照图6，为本发明的第四实施例的示意图。此圆片包括芯片群组100、切割区 域20、测试垫40。部分的测试垫40电性连接至第一地址译码器501、第二地址译码器502、 第三地址译码器503以及第四地址译码器504。探针组可通过测试垫40输入地址码以选择 欲测试的第一、第二、第三、第四芯片101、102、103与104。第一地址译码器501、第二地址 译码器502、第三地址译码器503以及第四地址译码器504位于切割区域20上。各第一、第二、第三、第四芯片101、102、103与104所对应的电子开关模块(图中未示)，也位于切割区 域20上。为了保持图示的简洁，故上述的连接关系未绘于图示中。于此领域的技术人员，可 依本实施例所公开的概念，选择合适方法连接部分的测试垫40连接至以电性连接至第一 地址译码器501、第二地址译码器502、第三地址译码器503以及第四地址译码器504。于此领域的技术人员，可依本实施例所公开的概念，将电子开关模块(图中未示) 拆散成多个电子开关，并将这些电子开关置模块于测试电以及测试点的电性通路之间，经 由地址译码器选择导通或切断电子开关置模块。请参照图7，为本发明的第五实施例的示意图。此圆片包括一芯片群组100、切割 区域20、测试垫40。部分的测试垫40连接至以电性连接至多路传输器60。探针组可通过 部分的测试垫40输入地址码以选择欲测试的芯片10。为了保持图示的简洁，故上述的连接关系未绘于图示中。于此领域的技术人员，可 依本实施例所公开的概念，选择合适方法连接部分的测试垫40连接至多路传输器60。多路传输器60可由多个输出的译码器(address decoder with multiple outputs)与多个电子开关模块组成，请参照图8A，为本发明的多路传输器的电路示意图。 此多路传输器包括第一 AND门602、第二 AND门604、第三AND门606以及第四AND门608。 第一AND门602、第二 AND门604、第三AND门606以及第四AND门608皆具有两个输入端。 于此实施例中，以“Si，S2”表示地址信号。“Si”直接输入至第二 AND门604以及第四AND 门608的输入端，且“Si”经由一反向器62输入至第一 AND门602以及第四AND门608的 输入端。“S2”直接输入至第三AND门606以及第四AND门608，且“S2”经由一反向器62 输入至第一 AND门602以及第二 AND门604。请参照图8B，为多路传输器与电子开关模块的连接图。多路传输器60输出连接至 第一芯片(图中未示)的第一电子开关模块581，用以输出一控制信号控制电子开关模块 58。其连接方式请参照图5A所示。依照上述的方式，多路传输器60电性连接至第二芯片 (图中未示)的第二电子开关模块582，多路传输器60电性连接至第三芯片(图中未示) 的第三电子开关模块583，多路传输器60电性连接至第四芯片(图中未示)的第四电子开 关模块584。当地址信号Si，S2为“0，0”时，连接至第一电子开关模块581的输出信号为“1”， 连接至第二电子开关模块582、第三电子开关模块583以及第四电子开关模块584的输出信 号为“0”。此时，第一电子开关模块581会被导通，第二电子开关模块582、第三电子开关模 块583、第四电子开关模块584会被切断。由上述可以推知，当地址信号S1，S2为“0，1”、“1，0”以及“1，1”时，第二电子开关 模块582、第三电子开关模块583以及第四电子开关模块584会分别被导通。本实施例所公 开的多路传输器60的构造，仅为一示意用的构造。于本领域的技术人员，可依照上述的输 入信号以及输出信号，并根据布尔代数相关理论，设计具有同样功能的地址多路传输器60。请参照图9A，为本发明的第六实施例的示意图。于此实施例中，此圆片包括一芯 片群组100、切割区域20、测试垫40、第一线路检测器71、第二线路检测器72以及第一隔离 器81以及第二隔离器82。芯片群组100包括第一芯片101、第二芯片102、第三芯片103、 第四芯片104。第一芯片101、第二芯片102、第三芯片103、第四芯片104包括电子开关模块(图中未示)以及接线垫32。由于圆片边缘较容易有缺陷，当大面积的短路发生时，并联电路的电性可能不正 常工作。当大面积的断路发生时，译码器也可能失效而影响整体的测试。第一线路检测器 71、第二线路检测器72配置于第一芯片101、第二芯片102、第三芯片103与第四芯片104 角落，第一隔离器81以及第二隔离器82配置于较靠近测试垫40的区域。第一线路检测器 71、第二线路检测器72分别与第一隔离器81以及第二隔离器82电性连接。若是第一线路 检测器71检测到第一芯片101、第二芯片102、第三芯片103与第四芯片104其中之一的边 缘出现大面积短路或断路时，第一隔离器81以及第二隔离器82切断适当的芯片(比如说 第一芯片101以及第二芯片102)的接线垫32以及测试垫40之间的连结。也切断与更靠外 缘的连结(比如说第三芯片103，第四芯片104)是以避免因为第一芯片101、第二芯片102、 第三芯片103与第四芯片104的其中一个故障时而影响整体的测试电路。在本发明一实施例或是多个实施例中，隔离器接受一控制信号以隔离或是连接一 个或是多个的电极。在本发明一实施例或是多个实施例中，隔离器包括至少一电子开关。隔 离器当中的至少一电子开关可根据控制信号开或是关。请参照图9B，为本发明的第七实施例的示意图。在此实施例中，芯片10包括芯片 群组100，至少一切割区域20，测试垫40，第一隔离器81与第二隔离器82。在此实施例中， 第一隔离器81与第二隔离器82可由测试垫40所接收的控制信号所控制。请参照图9C，为本发明的第八实施例的示意图。在此实施例中，圆片包括芯片10 包括芯片群组100、至少一切割区域20、测试垫40、第一组缓冲放大器83与第二组缓冲放大 器84。第一组缓冲放大器83与第二组缓冲放大器84可避免其输出端受到其输入端的影 响。在本发明一实施例或是多个实施例中，第一组缓冲放大器83与第二组缓冲放大器84 皆包括二个反向器。第一个反向器的输出端电性连接至第二个反向器的输入端。在本发明 一实施例或是多个实施例中，第一组缓冲放大器83与第二组缓冲放大器84可为一单位增 益模拟放大器。请再参照图5A与图9A，在本发明一实施例或是多个实施例中，可测试的圆片包括 芯片10、测试垫40、至少一电子开关模块58与至少第一隔离器81。在本发明一实施例或是多个实施例中，芯片10上可包括自我测试引擎 (self-test engine, STE)，或是可程序化自我测试引擎(programmable self-test engine, PSTE)。在本发明一实施例或是多个实施例中，一些待测点可经由PSTE连接至测试垫40， 另外一些待测点可直接连接至测试垫40。这些直接连接至待测点的测试垫40可以用数字 信号或是模拟信号进行测试。在本发明一实施例或是多个实施例中，此可测试的圆片并不包括PSTE。待测点可 直接连接至测试垫40。因此，一个长的测试信号可送至测试垫40而不受到PSTE的内存的 限制。此外，用以传送至芯片10的测试机台(容下详述)的测试信号可为一数字信号或是
一模拟信号。上述的两个实施例(有PSTE的芯片10或是没有PSTE的芯片10)，在测试垫40以 及待测点之间的连接，同样也可经由电子开关模块58或是第一隔离器81。在同时具有电子 开关模块58或是隔离组件的实施例中，隔离组件可配置于测试垫40以及电子开关模块58之间。请参照图10，为本发明的测试方法的第一实施例流程图。本发明另公开一种圆片 测试方法，适于测试一圆片。此圆片具有多个芯片及至少一多路选择器，每一芯片具有多个 待测点，多路选择器具有多个输入端及多个输出端，输出端分别电性连接至至少二个芯片 的待测点。该测试方法包含初始化一测试仪器(SllO)，该测试仪器具有多个探针；移动 该些探针电性连接多路选择器的输入端(S120)；传送一地址信号及至少一测试信号至该 多路选择器(S130)，该多路选择器依据该地址信号而选择性地将该测试信号传给与该地址 信号对应的该芯片；接收从被该地址信号选定的该芯片所回传的一测试结果(S140)；判断 是否所有该些芯片均被选择以及测试(S150)，若尚有芯片未被选择时，重复步骤(S130)及 (S140)，直到所有该些芯片均被选择为止。在步骤(SllO)中，在初始化一测试仪器时，此初始化的步骤，为此领域的技术人 员所知悉的步骤。在步骤(S120)中，移动该些探针电性连接多路选择器的输入端，此输入端为接线 垫或是测试垫。这些接线垫或是测试垫位于同一条直线上或约略为一条直线上，并不限定 为相同间隔。在步骤(S130)中，传送一地址信号及至少一测试信号至该多路选择器。此地址信 号可为一平行地址码或是一序列地址码。在步骤(S140)中，接收从被该地址信号选定的该芯片所回传的一测试结果。测试 机器在接收芯片回传的测试结果后，将此测试结果于一参考信号比对，判断此芯片的功能 是否正常。在一较佳的方式中，此测试机台会记忆功能异常的芯片的地址。在步骤(S150)中，其判断方法可为下述两种(1)直到一芯片群组中的该芯片均 被选择为止；(2)直到该圆片内的该芯片均被选择为止。请参照图IlA以及图11B，为本发明的测试方法的第二实施例流程图。这里公开一 个完整的测试流程。测试开始先进行初始化测试仪器(S210)并加载合适的程序。之后， 移动测试探针接触圆片上的接触点(S220)。通常一个圆片上有许多群组的芯片，通常测试 探针可以同时接触一到数个群组的芯片上的接触点。我们之后会让测试探针分次接触此一 测试所必须接触的所有接触点。在每一次接触后在移动到下一组接触点前我们会利用测试 仪器量测这一到数个群组的芯片。接下来的步骤为提供电源(S230)，于是与量测相关的译 码器将正常工作。有一些量测可能会在此时进行。之后，产生群组地址(S240)，产生测试信 号并传送到多个芯片(S250)。判断是否所有必要的群组地址以及群组测试信号都传送完 (S260)。若是尚有必要的信号未传送完时，重复(S240)的步骤。直到所有必要的群组地址 以及群组测试信号传送都传送完之后，产生对应各个芯片的各自的地址(S270)，产生测试 信号并传送到各个芯片并量测各个芯片(S280)。判断此一群组内的各个芯片的量测都完成 (S290)。若是此一群组内尚有芯片的量测未完成，重复(S270)的步骤。判断是否所有必须 接触的接触点都已接触(S300)。若尚有未接触过的接触点，重复步骤(S220)，移动探针接 触下一组接触点，直到此圆片上所有必须接触的接触点都已接触过。若全部的接触点皆已 接触，则结束此测试流程。在本发明一实施例或是多个实施例中，在步骤(S220)中，可由测试探针接触的接 触点包括一接线垫。
在本发明一实施例或是多个实施例中，在步骤(S220)中，可由测试探针接触的接 触点包括一测试垫。在本发明一实施例或是多个实施例中，在步骤(S270)中，测试仪器的测试探针可 传送子群组地址。多个圆片可在步骤(S280)中作测试。请参照图12。图12为本发明的测试方法的第三实施例。一种圆片测试方法，适 于测试一圆片，其中该圆片包括多个芯片、多个测试垫、至少一电子开关模块以及多个待测 点，每一该芯片具有多个待测点，该些测试垫的至少其中之一与该些待测点的至少其中之 一以该电子开关模块相连，该测试方法包含初始化一测试仪器(S300)，该测试仪器具有 多个探针；移动该些探针，以电性连接该至少一测试垫(S310)；传送至少一测试信号及至 少一控制信号至该些测试垫(S320)，该电子开关模块根据该控制信号选择性连接该至少一 测试垫以及该至少一待测点。电子开关模块根据控制信号选择性连接至少一测试垫与至少 一个待测点。测试信号可能为模拟信号或是数字信号。圆片更可包括至少一地址译码器，电性连接于电子开关模块与至少一测试垫之 间。圆片测试方法更包括由该地址译码器接收该控制信号；以及，藉由该地址译码器控制 该电子开关模块，以根据该控制信号选择性连接该测试垫以及该待测点。请参照图13。图13为本发明的测试方法的第四实施例。此圆片测试方法，适于测 试一圆片，其中该圆片包括多个无可程序化自我测试引擎的芯片，多个测试垫以及多个待 测点，该些测试垫电性连结于该些测试点的其中之一，该测试方法包括初始化一测试仪器 (S400)，该测试仪器具有多个探针；移动该些探针，以电性连接该至少一测试垫(S410)；以 及，经由该些测试垫，传送至少一控制信号至该些芯片(S420)。此可快速测试的圆片另包括至少一电子开关模块电性连接于多个待测点以及多 个测试垫之间。该圆片测试的方法另包括由电子开关模块接收一控制信号，并且选择性地 连接测试垫至每个芯片上的待测点。在上述的测试流程中，传送群组信号的至各个芯片的步骤中，其传送顺序与重复 次数并不作为本发明的限制。此领域的技术人员，可经由本发明的精神而组合以达成相同 的目的。在一实施例中，个别的芯片可以被测试，一个群组测试信号被传送，接着其它的信 号可被传送。在另外一实施例中，测试流程可为传送第一群组信号以及测试第一芯片，接着 传送第二群组信号以及测试第二芯片，并以此类推。在另外一个实施例中，测试信号可在探 针移除前被传送，藉以写入特定的信息至芯片群组中的每一个芯片。在本发明一实施例或是多个实施例中，传送群组测试信号的步骤可被移除。个别 的地址码可以分别对应于各个不同的芯片，并且可针对不同的芯片依序进行测试。经由此方法，在此领域的技术人员可容易的对于圆片进行平行化的测试。在本发明一实施例或是多个实施例中，特定的信息可以被写入芯片中的非挥发性 内存。在此领域的技术人员可容易的达到相同的功能。在本发明一实施例或是多个实施例中，其中没有测试结果需要被接收。测试仪器 传送测试信号只用以写入芯片相关信息(例如但不限于序列序号(IDnumber)、程序代码或 电性参数)进入芯片。在本发明一实施例或是多个实施例中，其中可测试的圆片可能不具有PSTE。测试 信号经由测试垫传送至芯片。
15
在上述的测试流程中，虽然以多个芯片作为例子。但于此领域的技术人员可轻易 此方法用于一个芯片上。因此，测试流程可以测试一个芯片中的不同区域。另一方面，测试 流程也可以测试多个芯片中不同的区域。综合以上所述，本发明所公开的可快速测试的圆片的中的每一芯片的未与测试垫 相连的接线垫以及测试垫呈阵列方式排列。此排列方式可让一探针组可以方便快速测量此 圆片的信号。此外，本发明另公开的可快速测试的圆片，此圆片上配置有地址译码器。测量 多个芯片时，可根据地址信号选择被测试的芯片。在不需要移动探针组的情况下，即可对于 多个芯片进行测试。因为机械式移动探针组所花费的时间远高于电子式切换所花费的时 间，因此使用本发明提出的圆片，可大幅减少圆片测时所花费的时间。
权利要求
一种可快速测试的圆片，其特征在于，包括多个芯片，包括多个待测点；一切割区域，用以分割至少二个该芯片；以及多个测试垫，配置于该切割区域，至少一该芯片的该些待测点的其中之一电性连接至该些测试垫的其中之一，该些测试垫以至少一个列的方式排列。
2.如权利要求1所述的可快速测试的圆片，其特征在于，还包括至少一隔离组件，该隔 离组件电性连接于至少一该测试垫与至少一该待测点之间。
3.一种可快速测试的圆片，其特征在于，包括多个芯片，每一该芯片包括多个待测点；一电子开关模块；一切割区域，用以区隔该多个芯片中的其中至少二个；以及多个测试垫，配置于该切割区域，当该电子开关模块为开启时，该电子开关模块选择性 连接该些测试垫至该些待测点。
4.如权利要求3所述的可快速测试的圆片，其特征在于，该电子开关模块以一控制信 号控制，该控制信号经由该些测试垫输入。
5.如权利要求3所述的可快速测试的圆片，其特征在于，还包括至少一地址译码器，该 地址译码器控制该电子开关模块以选择性连接该些测试垫与该些待测点。
6.如权利要求3所述的可快速测试的圆片，其特征在于，还包括至少一隔离组件，电性 连接于至少一该测试垫与至少一该电子开关模块之间。
7.一种圆片测试方法，适于测试一圆片，其特征在于，该圆片包括多个芯片、多个测试 垫、至少一电子开关模块以及多个待测点，至少一该测试垫以及至少一该待测点经由该电 子开关模块相连，该圆片测试方法包含初始化一测试仪器，该测试仪器具有多个探针；移动该些探针，用以电性连接至少一该测试垫；以及传送至少一测试信号及至少一控制信号至该些测试垫，该电子开关模块根据该控制信 号选择性连接至少一该测试垫以及至少一该待测点。
8.如权利要求7所述的圆片测试方法，其特征在于，还包括至少一地址译码器，电性连 接于该些电子开关模块以及至少一该测试垫，该圆片测试方法还包括由该地址译码器接收该控制信号；以及通过该地址译码器控制该电子开关模块，以根据该控制信号选择性连接该些测试垫以 及该些待测点。
9.一种圆片测试方法，适于测试一圆片，其特征在于，该圆片包括多个无可程序化自我 测试引擎的芯片、多个测试垫以及多个待测点，该些测试垫电性连结于该些待测点的其中 之一，该圆片测试方法包括初始化一测试仪器，该测试仪器具有多个探针；移动该些探针，以电性连接至少一该测试垫；以及经由该些测试垫，传送至少一控制信号与至少一测试信号至该些芯片。
10.如权利要求9所述的圆片测试方法，其特征在于，该圆片还包括至少一电子开关模 块，该电子开关模块电性连接于该些测试垫以及该些待测点之间，该方法还包括由该电子开关模块接收该控制信号；以及 选择性连接该些测试垫至该圆片的至少一该待测点。
全文摘要
本发明公开了一种可快速测试的圆片包含芯片群组、位于芯片上的待测点、位于芯片之间的切割区域、多个配置于切割区域的测试垫。待测点可为接线垫或是芯片内部线路的测试点。测试垫、及接线垫经适当地电性连接与排列，使得测试探针得以轻易地与测试垫、接线垫电性连接、达成同时可测试多个芯片的目的。经由在圆片上合适的电路、可选择不同的电路途径连结测试垫与芯片上不同的待测点、在不移动测试探针的情况下可测试多个芯片、达到加速测试的目的。
文档编号H01L27/02GK101996991SQ201010262899
公开日2011年3月30日 申请日期2010年8月23日 优先权日2009年8月25日
发明者马思平 申请人:精准类比有限责任公司