专利名称：基于埋层n型阱的异质结1t-dram结构及其形成方法
技术领域：
本发明涉及一种无电容DRAM的结构，尤其涉及一种基于埋层N型阱的异质结IT-DRAM结构以及形成该结构的方法。
背景技术：
随着半导体集成电路器件特征尺寸的不断缩小，传统1T/1C嵌入式DRAM单元为了获得足够的存储电容量(一般要求30fF/celI)，其电容制备工艺(堆叠电容或者深沟槽式电容)将越来越复杂，并且与逻辑器件工艺兼容性越来越差。因此，与逻辑器件兼容性良好的无电容DRAM (Capacitorless DRAM)将在VLSI中高性能的嵌入式DRAM领域具有良好发展前景。其中 IT-DRAM (One Transistor Dynamic Random Access Memory)因其 cellsize只有4F2而成为目前无电容DRAM的研究热点。IT-DRAM 一般为一个SOI浮体(floating body) NM0SFET晶体管或者带埋层N型阱的NM0SFET晶体管，当对其体区充电，即体区孔穴的积累来完成写“1”，这时由于体区孔穴积累而造成衬底偏置效应，导致晶体管的阈值电压降低。当对其体区放电，即通过体漏PN结正偏将其体区积累的孔穴放掉来完成写“0”，这时衬底效应消失，阈值电压恢复正常，开启电流增大。而读操作是读取该晶体管开启状态时的源漏电流，由于“I”和“O”状态的阈值电压不同，两者源漏电流也不一样，当较大时即表示读出的是“1”，而较小时即表示读出的是“O”。IT-DRAM的工作特性在以下论文中有详细描述Ohsawa， T. ; et al. Memorydesign using a one~transistor gain cell on SOI，Solid-State Circuits， IEEEJournal, Nov 2002，Volume: 37 Issue: 11 ， page: 1510 - 1522。根据写“I”操作方法的不同，IT-DRAM可以分为两类，一类采用晶体管工作于饱和区时通过碰撞电离(impact-ionization)在体区积累孔穴,一类采用GIDL效应使体区积累孔穴。采用碰撞电离效应的IT-DRAM是目前IT-DRAM的研究热点。目前常规的带埋层NWell阱的NM0SFET晶体管IT-DRAM结构需要在以下几方面做进一步改善以提高性能
1、体区电势受体区与埋层N型阱的孔穴势垒、体区与源和漏的孔穴势垒限制，由于常规硅半导体禁带宽度有限，体电势的变化受到限制，阈值电压的变化较小(一般只有0. 3V左右)，这使得读出的信号电流较小；
2、在该IT-DRAM工作时，埋层N型阱需要接正电压，以使P型体区和埋层N型阱所形成的PN结反偏，但其必然具有一个PN结反偏电流，从而造成体区积累的孔穴流失，因此，需尽量减小该反偏电流。同理，也需尽量减小体区与源、漏的漏电流，以提高IT-DRAM的停留时间。
发明内容
本发明提供一种基于埋层N型阱的异质结IT-DRAM结构，对目前常规的带埋层N型阱的NMOSFET晶体管IT-DRAM结构进行改善，提出增大带埋层N型阱的NM0SFET晶体管的IT-DRAM阈值电压的变化范围,使得读出的信号电流变大，即可增大了信号裕度。减小了体区与埋层N型阱之间、体区与源和漏之间的漏电流，增大了 IT-DRAM的停留时间。本发明的一个目的在于提供一种基于埋层N型阱的异质结IT-DRAM结构，包括 一 P型硅衬底、一 N阱区埋层，所述N阱区埋层覆盖在P型硅衬底上；
一 P型硅层，所述P型硅层覆盖在N阱区埋层上，所述P型硅层上设有栅极以及位于栅极两侧的侧墙，所述栅极两侧的P型硅层上分别设有浅沟槽，所述浅沟槽的底部低于N阱区埋层的上表面且不低于N阱区埋层的下表面；所述栅极和两侧浅沟槽之间分别设有源漏区。在上述提供的异质结IT-DRAM结构中，所述的源漏区材质为N+型碳化硅。在上述提供的异质结IT-DRAM结构中，所述的N+型碳化硅源漏区中碳的化学摩尔比为O. 01% 10%。 在上述提供的异质结IT-DRAM结构中，所述的N阱区埋层的厚度大于10nm，P型硅层的厚度大于30nm。本发明的另外一个目的在于提供一种形成上述结构的方法，包括以下顺序步骤 步骤I :在依次覆盖N型碳化硅层和P型硅层的P型硅衬底上形成浅沟槽，所述浅沟槽
设置在N型碳化娃层和P型娃层中，浅沟槽的底部低于N型碳化娃层的上表面且不低于N型碳化硅层的下表面，所述N型碳化硅层设置在P型硅衬底和P型硅层之间。步骤2 :进行栅极工艺在P型硅层上形成栅极，在栅极和P型硅层上涂覆一层光刻胶，对光刻胶进行刻蚀形成第一开口，所述第一开口内暴露出栅极和P型娃层。步骤3，通过第一开口对P型硅层进行轻掺杂工艺注入N型离子形成浅掺杂源漏区；形成浅掺杂源漏区后，通过第一开口对浅掺杂源漏区注入低能量的碳离子形成N型碳化硅源漏区，之后去除剩余的光刻胶并在栅极两侧形成侧墙。步骤4，在栅极及侧墙和P型硅层上涂覆一层光刻胶，对光刻胶进行刻蚀形成第二开口，所述第二开口内暴露出栅极及侧墙和N+型碳化硅源漏区。步骤5，通过第二开口进行重掺杂工艺注入N型离子形成重掺杂源漏区，形成重掺杂源漏区后，通过第二开口对重掺杂源漏区注入高能量的碳离子形成N+型碳化硅源漏区，去除剩余的光刻胶并进行退火工艺形成N+碳化硅源漏区。将上面所形成的结构中的源极接地、漏极接位线、栅极接字线即可，形成IT-DRAM单元。其中形成上面所述覆盖有N型碳化硅层和P型硅层的P型硅衬底制备方法可以是在P型娃衬底上外延一层N型碳化娃层,之后再在N型碳化娃层上外延生长一层P型娃层。此外，也可以通过在P型硅衬底上先后进行N-阱离子植入和碳离子植入，后退火以激活植入杂质从而形成N型碳化硅层和P型硅层来形成。在上面所提到的形成上述结构的方法中，所提到的N型碳化硅层的厚度大于10nm，其中N型碳化硅层的碳化学摩尔比为O. 01% 10%。在上面所提到的形成上述结构的方法中，所提到的P型硅层的厚度大于30nm。本发明提供的基于埋层N型阱的异质结IT-DRAM结构采用N型碳化硅作为N阱区埋层和采用N+型碳化硅作为源漏区，有效增大了体区与N阱区埋层埋层之间、体区与源和漏之间的孔穴势垒，从而有效增大IT-DRAM单元的体电势的变化范围，进而有效增大其阈值电压的变化范围，增大了信号裕度。同时，由于增大了体区与埋层N型Well阱之间、体区与源和漏之间的孔穴势垒，有效减小了体区与埋层N型阱之间、体区与源和漏之间的漏电流，增大了 IT-DRAM的停留时间。
图I是本发明中覆盖有N型碳化硅层和P型硅层的P型硅衬底结构示意图。图2是本发明中形成浅沟槽后的结构示意图。图3是本发明中形成第一开口后的结构示意图。图4是本发明中清除多余光刻胶形成栅极侧墙后的结构示意图。图5是本发明中形成第二开口后的结构示意图。图6是本发明提供的基于埋层N型阱的异质结IT-DRAM结构的示意图 图7是通过本发明提供的方法所形成IT-DRAM单元的结构示意图。
具体实施例方式本发明提供一种基于埋层N型讲的异质结IT-DRAM结构,包括一 P型娃衬底、一 N阱区埋层，所述N阱区埋层覆盖在P型硅衬底上；一 P型硅层，所述P型硅层覆盖在N阱区埋层上，所述P型硅层上设有栅极以及位于栅极两侧的侧墙，所述栅极两侧的P型硅层上分别设有浅沟槽，所述浅沟槽的底部低于N阱区埋层的上表面且不低于N阱区埋层的下表面；所述栅极和两侧浅沟槽之间分别设有源漏区。针对目前常规的带埋层N型阱的NMOSFET晶体管IT-DRAM结构所需要进一步改善的两个方面，从能带工程出发，本发明提出一种埋层N型阱和源漏区采用宽禁带的半导体材料，即采用异质结的方法来改善常规IT-DRAM的性能，并提出其制备方法。从理论上讲，如果用比硅的禁带更宽的能带工程材料就可以实现增大孔穴势垒。同时为了不影响NMOS的阈值电压，该宽禁带材料的导带需要和硅的相同或相近，即只需要价带比娃来得低。碳化娃就具有禁带比娃宽、导带和娃基本相等，而价带低于娃的特点。通过调节SipxCx中Si和C的化学摩尔比(即X值)，碳化娃的价带小于娃的价带约0eV 0. 5eV之间。本发明采用N型碳化硅作为埋层N型阱，采用N+型碳化硅作为源漏区，有效增大了体区与埋层N型阱之间、体区与源和漏之间的孔穴势垒，从而有效增大IT-DRAM单元的体电势的变化范围，进而有效增大其阈值电压的变化范围，使得读出的信号电流变大，即增大了信号裕度。同时，由于增大了体区与埋层N型阱之间、体区与源和漏之间的孔穴势垒，有效减小了体区与埋层N型阱之间、体区与源和漏之间的漏电流，增大了 IT-DRAM的停留时间。下面通过实施例来进一步说明本发明，以便更好理解本发明创造的内容，但是下述实施例并不限制本发明的保护范围。实施例I
先在P型娃衬底上外延一层N型碳化娃层,其中N型碳化娃层的厚度为20nm,N型碳化硅层的碳化学摩尔比为8%。在形成的的N型碳化硅层上再外延一层P型硅层，P型硅层得厚度为40mm。形成的三层结构如图I所示。、
如图2所示，在依次覆盖N型碳化硅层和P型硅层的P型硅衬底上形成浅沟槽，浅沟槽设置在N型碳化硅层和P型硅层中，浅沟槽的底部低于N型碳化硅层的上表面且不低于N型碳化娃层的下表面。如图3所示，进行栅极工艺在P型硅层上形成栅极，在栅极和P型硅层上涂覆一层光刻胶。对光刻胶进行刻蚀形成第一开口，在第一开口内暴露出栅极、P型娃层和部分浅沟槽。通过第一开口对P型硅层进行轻掺杂工艺注入N型离子形成浅掺杂源漏区。形成浅掺杂源漏区后，通过第一开口对浅掺杂源漏区注入低能量的碳离子形成N型碳化硅源漏区， 之后去除剩余的光刻胶并在栅极两侧形成侧墙，具体结构如图4所示。如图5所示，在栅极及侧墙和P型硅层上涂覆一层光刻胶，对光刻胶进行刻蚀形成第二开口，在第二开口内暴露出栅极及侧墙、N+型碳化硅源漏区和部分浅沟槽。通过第二开口进行重掺杂工艺注入N型离子形成重掺杂源漏区，形成重掺杂源漏区后，通过第二开口对重掺杂源漏区注入高能量的碳离子形成N+型碳化硅源漏区，去除剩余的光刻胶并进行退火工艺形成N+碳化硅源漏区，即形成如图6所示的本发明所提供基于埋层N型阱的异质结IT-DRAM结构。将上面所形成的结构中的源极接地、漏极接位线、栅极接字线即可，形成IT-DRAM单元，具体结构如图7所示。实施例2
先对P型硅衬底上进行N-阱离子植入和碳离子植入，使得所形成的N型碳化硅层的碳化学摩尔比为6%。再对P型硅衬底进行退火以激活植入杂质从而形成N型碳化硅层和P型娃层，所形成的N型碳化娃层的厚度为25nm、P型娃层得厚度为35mm。形成的三层结构如图I所示。如图2所示，在依次覆盖N型碳化硅层和P型硅层的P型硅衬底上形成浅沟槽，浅沟槽设置在N型碳化硅层和P型硅层中，浅沟槽的底部低于N型碳化硅层的上表面且不低于N型碳化娃层的下表面。如图3所示，进行栅极工艺在P型硅层上形成栅极，在栅极和P型硅层上涂覆一层光刻胶。对光刻胶进行刻蚀形成第一开口，在第一开口内暴露出栅极、P型娃层和部分浅沟槽。通过第一开口对P型硅层进行轻掺杂工艺注入N型离子形成浅掺杂源漏区。形成浅掺杂源漏区后，通过第一开口对浅掺杂源漏区注入低能量的碳离子形成N型碳化硅源漏区，之后去除剩余的光刻胶并在栅极两侧形成侧墙，具体结构如图4所示。如图5所示，在栅极及侧墙和P型硅层上涂覆一层光刻胶，对光刻胶进行刻蚀形成第二开口，在第二开口内暴露出栅极及侧墙、N+型碳化硅源漏区和部分浅沟槽。通过第二开口对重掺杂工艺注入N型离子形成重掺杂源漏区，形成浅掺杂源漏区后，通过第二开口对重掺杂源漏区注入高能量的碳离子形成N+型碳化硅源漏区，去除剩余的光刻胶并进行退火工艺形成N+碳化硅源漏区，即形成如图6所示的本发明所提供基于埋层N型阱的异质结IT-DRAM结构。将上面所形成的结构中的源极接地、漏极接位线、栅极接字线即可，形成IT-DRAM单元，具体结构如图7所示。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种基于埋层N型阱的异质结IT-DRAM结构，其特征在于，包括 一 P型硅衬底、一 N阱区埋层，所述N阱区埋层覆盖在P型硅衬底上； 一 P型硅层，所述P型硅层覆盖在N阱区埋层上，所述P型硅层上设有栅极以及位于栅极两侧的侧墙，所述栅极两侧的P型硅层上分别设有浅沟槽，所述浅沟槽的底部低于N阱区埋层的上表面且不低于N阱区埋层的下表面；所述栅极和两侧浅沟槽之间分别设有源漏区。
2.根据权利要求I所述的异质结IT-DRAM结构，其特征在于，所述源漏区材质为N+型碳化娃。
3.根据权利要求2所述的异质结IT-DRAM结构，其特征在于，所述N+型碳化硅源漏区中碳的化学摩尔比为0. 01% 10%。
4.根据权利要求I所述的异质结IT-DRAM结构，其特征在于，所述N阱区埋层的厚度大于 IOnm0
5.根据权利要求I所述的异质结IT-DRAM结构，其特征在于，所述P型硅层的厚度大于30nmo
6.一种形成权利要求I所述结构的方法，其特征在于，包括以下顺序步骤 步骤I :在依次覆盖N型碳化硅层和P型硅层的P型硅衬底上形成浅沟槽，所述浅沟槽设置在N型碳化娃层和P型娃层中，浅沟槽的底部低于N型碳化娃层的上表面且不低于N型碳化硅层的下表面，所述N型碳化硅层设置在P型硅衬底和P型硅层之间； 步骤2 :进行栅极工艺在P型硅层上形成栅极，在栅极和P型硅层上涂覆一层光刻胶，对光刻胶进行刻蚀形成第一开口，所述第一开口内暴露出栅极和P型娃层； 步骤3，通过第一开口对P型硅层进行轻掺杂工艺注入N型离子形成浅掺杂源漏区；形成浅掺杂源漏区后，通过第一开口对浅掺杂源漏区注入低能量的碳离子形成N型碳化硅源漏区，之后去除剩余的光刻胶并在栅极两侧形成侧墙； 步骤4，在栅极及侧墙和P型硅层上涂覆一层光刻胶，对光刻胶进行刻蚀形成第二开口，所述第二开口内暴露出栅极及侧墙和N+型碳化硅源漏区； 步骤5，通过第二开口对重掺杂工艺注入N型离子形成重掺杂源漏区，形成重掺杂源漏区后，通过第二开口对重掺杂源漏区注入高能量的碳离子形成N+型碳化硅源漏区，去除剩余的光刻胶并进行退火工艺形成N+碳化硅源漏区。
7.根据权利要求6所述的方法，其特征在于，所述覆盖有N型碳化硅层和P型硅层的P型娃衬底制备方法为在P型娃衬底上外延一层N型碳化娃层,之后再在N型碳化娃层上外延生长一层P型娃层。
8.根据权利要求6所述的方法，其特征在于，所述覆盖有N型碳化硅层和P型硅层的P型硅衬底制备方法为在P型硅衬底上先后进行N-阱离子植入和碳离子植入，后退火以激活植入杂质从而形成N型碳化硅层和P型硅层。
9.根据权利要求6所述的方法，其特征在于，所述N型碳化硅层的厚度大于10nm，其中N型碳化硅层的碳化学摩尔比为0. oi°/rio%。
10.根据权利要求6所述的方法，其特征在于，所述P型硅层的厚度大于30nm。
全文摘要
本发明提供一种基于埋层N型阱的异质结1T-DRAM结构，包括一P型硅衬底、一N阱区埋层，所述N阱区埋层覆盖在P型硅衬底上；一P型硅层，所述P型硅层覆盖在N阱区埋层上，所述P型硅层上设有栅极以及位于栅极两侧的侧墙，所述栅极两侧的P型硅层上分别设有浅沟槽，所述浅沟槽的底部低于N阱区埋层的上表面且不低于N阱区埋层的下表面；所述栅极和两侧浅沟槽之间分别设有源区和漏区。本发明提供的基于埋层N型阱的异质结1T-DRAM结构采用N型碳化硅作为N阱区埋层和采用N+型碳化硅作为源漏区，有效增大了体区与N阱区埋层埋层之间、体区与源和漏之间的孔穴势垒，从而有效增大1T-DRAM单元的体电势的变化范围，进而有效增大其阈值电压的变化范围，增大了信号裕度。
文档编号H01L29/12GK102637730SQ20111031434
公开日2012年8月15日 申请日期2011年10月17日 优先权日2011年10月17日
发明者陈玉文, 黄晓橹 申请人:上海华力微电子有限公司