专利名称：具有缩减横截面积的碳切换材料的存储器单元及其形成方法
技术领域：
本发明涉及非易失性存储器，且更具体而言，涉及一种具有缩减横截面积的碳切换材料的存储器单元及用于形成该存储器单元的方法。
背景技术：
已知依据基于碳的可逆电阻切换元件形成的非易失性存储器。例如，以下专利申请描述了一种包括与基于碳可逆电阻率切换材料串联耦接的二极管的可重写非易失性存储器单元2007年12月31日提出的申请序号为11/968，154(以下称为“154申请”)、题目为“Memory Cell That Employs A Selectively Fabricated Carbon Nano-Tube ReversibleResistance Switching Element And Methods Of Forming The Same，，的美国专利申请,该专利申请在此出于所有目的以全文引用的方式并入本文中。然而，采用碳基切换材料来制造存储器器件在技术上具有挑战性，且形成采用碳基切换材料的存储器器件的改良方法是人们所期望的。
发明内容
在本发明的第一方面中，提供一种形成金属-绝缘体-金属(MIM)堆叠所述方法，该方法包括(I)形成介电材料，其具有开口以及在所述开口内的第一导电碳层；(2)在开口中形成的间隔件；(3)在所述间隔件侧壁上形成的碳基切换材料；以及(4)在所述碳基切换材料上面形成第二导电碳层。所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5。在本发明的第二方面中，提供一种形成金属-绝缘体-金属(MIM)堆叠所述的方法，该方法包括(I)形成第一导电碳层；(2)将所述第一导电碳层蚀刻成多个柱体；(3)采用介电填充材料将所述多个柱体彼此隔离；(4)平坦化所述介电填充材料以曝露所述多个柱体；(5)移除每个柱体的一部分以形成具有第一直径的多个第一开口 ；(6)在每个第一开口中形成间隔件以形成具有小于第一直径的第二直径的多个第二开口 ；(7)在所述第二开口的侧壁上形成碳基切换材料，从而产生具有小于第二直径的第三直径的第三开口；(8)用介电填充材料填充所述第三开口 ；(9)曝露所述碳基切换材料；以及(10)在被曝露的碳基切换材料上面形成第二导电碳层。在本发明的第三方面中，提供一种形成存储器单元的方法，该方法包括(I)通过(a)在一基板上形成介电材料,所述介电材料具有开口以及在所述开口内的第一导电碳层；
(b)在开口中形成的间隔件；(C)在所述间隔件侧壁上形成的碳基切换材料；以及(d)在所述碳基切换材料上面形成第二导电碳层，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5形成MIM堆叠；以及(2)形成耦接到该MIM堆叠的操纵元件。在本发明的第四方面中，提供一种形成存储器单元的方法，该方法包括(I)通过(a)在一基板上面形成第一导电碳层；(b)将所述第一导电碳层蚀刻成多个柱体；(C)米用介电填充材料将所述多个柱体彼此隔离；(d)平坦化所述介电填充材料以曝露所述多个柱体；(e)移除每个柱体的一部分以形成具有第一直径的多个第一开口 ；(f)在每个第一开口中形成间隔件以形成具有小于第一直径的第二直径的多个第二开口 ；(g)在所述第二开口的侧壁上形成碳基切换材料，从而产生具有小于第二直径的第三直径的第三开口；(h)用介电填充材料填充所述第三开口 ；(i)曝露所述碳基切换材料；以及(j)在被曝露的碳基切换材料上面形成第二导电碳层形成MIM堆叠；以及(2)形成耦接到该MM堆叠的操纵元件。在本发明的第五方面中，提供一种金属-绝缘体-金属(MM)堆叠，其包括(I)具有一开口的介电材料；(2)在所述开口内的第一导电碳层；(3)在所述第一导电碳层上面及所述开口中的间隔件；(4)在所述间隔件侧壁上的碳基切换材料；以及(5)在所述碳基切换材料上面的第二导电碳层。所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5。在本发明的第六方面中，提供一种存储器单元，其包括(1)形成于一基板上面的MIM堆叠，该MIM堆叠具有Ca)具有开口的介电材料、(b)在所述开口内的第一导电碳层、(C)在所述第一导电碳层上面及该开口中的间隔件、(d)在所述间隔件侧壁上的碳基切换材料、以及(e)在所述碳基切换材料上面的第二导电碳层，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5 ;以及(2)耦接到所述MIM堆叠的操纵元件。提供众多其它方面。依据以下详细说明、附后的权利要求书及附图，本发明的其它特征及方面将变得更加清楚。
依据结合考虑以下附图的以下详细描述，能够更清楚地理解本发明的特征，在所述附图中，相同的参考编号表示相同的元件。图I是根据本发明的实例性存储器单元的示意图图2A是根据本发明的实例性存储器单元的简化透视图；图2B是图2A的存储器单元的一部分的剖面透视图；图2C是图2A的碳基切换材料的透视图；图2D是由图2A的多个存储器单元形成的第一实例性存储器级的一部分的简化透视图；图2E是根据本发明的第一实例性三维存储器阵列的一部分的简化透视图；图2F是根据本发明的第二实例性三维存储器阵列的一部分的简化透视图；图3A是根据本发明的存储器单元的第一附加实例性实施例的剖视图3B是根据本发明的存储器单元的第二附加实例性实施例的剖视图；以及图4A-4J图解了在根据本发明的单个存储器级的实例性制作期间基板的一部分的剖视图。
具体实施例方式已展示某些碳基材料来展现可适合用于非易失性存储器中的可逆电阻率切换性质。如本文所使用，基于碳的可读取写入或“切换”材料大体而言可包括含有纳米结晶石墨的非晶碳(在本文中称作“石墨碳”)、石墨坤(graphene)、石墨、碳纳米管、非晶类钻碳(“DLC”)、碳化硅、碳化硼及碳的其它结晶形式的一种或多种，且亦可包括二级材料。碳基切换材料已在实验室级(lab-scale)器件上证实存储器切换性质具有在接通(ON)与关断(OFF)状态之间的IOOx分离(separation)及中至高范围电阻变化。接通与关断状态之间的分离使碳基切换材料成为用于存储器单元的可行候选者，其中该碳基切换材料与垂直二极管、薄膜晶体管或其它操纵元件串联耦接。例如，由夹在两个金属之间或其它导电层之间的碳基切换材料形成的MIM堆叠可充当存储器单元的电阻切换元件。例如，CNTMIM堆叠可与二极管或晶体管串联集成以创建如例如'154申请中所描述的可读取-写入存储器器件。在存储器器件中实施碳基切换材料的尝试已证实在技术上具有挑战性。例如，碳基切换材料可能难以切换且会要求超过与该切换材料一起使用的电极和/或操纵元件的容量的电流密度。在本发明的实例性实施例中，MIM堆叠和/或存储器单元以及阵列形成有具有缩减横截面积(例如，相对于耦接到碳基切换材料的电极和/或操纵元件)的碳基切换材料。缩减横截面积增加了碳基切换材料的有效电阻且缩减总电流需求，从而使得碳基切换材料与在碳基材料的切换期间所使用的选择(操纵)器件更兼容。在一些实施例中，可采用一种友好集成的雾状花纹(damascene)工艺来实现切换材料的缩减横截面积。该雾状花纹途径容许较大的覆盖不匹配，且可提供5或更多的电流压缩因子，且在一些实施例中可为15或更多。在一个或多个实施例中，碳基切换材料可包括低氢碳，诸如低氢含硅碳。将硅引入碳层中增加了该碳层的电阻率。亦可使用承受(sustain)高电流密度电极。如本文中所使用，“低氢碳层”或“低氢含娃碳层”指氢含量小于约10%,在一些实施例中氢含量小于约5%,且在一些实施例中氢含量在约1-5%之间的碳层。实例性低氢含娃碳层可具有约30-40原子百分比或更多硅。硅可或可不分布均匀。在一些实施例中，仅约1-5纳米的碳层可包括30-40原子百分比或更多硅，而该层的剩余部分可包括更多、更少或没有娃。在其它实施例中，可存在其它量的氢或娃。低氢含娃碳层可系通过众多方法形成，诸如派射(sputtering)石墨目标、派射碳化娃目标、将娃植入低氢碳层中、或诸如此类。低氢碳层在器件制造期间几乎不脱气(outgas)和收缩，从而使得这些薄膜不太可能剥落且更适合用于存储器元件中。碳与硅形成有力的键，使得硅将不会像其它掺杂剂一样容易在加热时排气。硅亦在加热期间抑制形成SP2键，否则形成SP2键将降低所得碳薄膜的电阻率。硅的存在亦降低碳层的热导率，这会增加局部加热以改良切换。在本发明的实例性实施例中，可采用高电流密度承受电极，其可耐受切换期间在碳层细丝中的高电流密度。这允许将高电流密度安全地分布至用于存储器单元中的其它金属化层。实例性高电流密度承受电极包括主要具有Sp2碳键(例如，至少50%的碳为Sp2键合碳)的碳层、金属碳化物层或类似层。在一些实施例中，这种高电流密度承受电极可用作存储器单元的肖特基(Schottky) 二极管操纵元件的部分。在下文参照图I至4描述本发明的这些及其它实施例。实例性发明性存储器单元图I是根据本发明的实例性存储器单元100的示意性图解说明。存储器单元100包括耦接到操纵元件104的可逆电阻率切换材料102。可逆电阻率切换材料102具有可在两个或更多个状态间可逆地切换的电阻率。例如，可逆电阻率切换材料102在制造时可处于初始低电阻率状态。在施加第一电压和/或电流时，该材料可切换至高电阻率状态。施加第二电压和/或电流可使可逆电阻率切换材料102返回至低电阻率状态。另一选择为，可逆电阻率切换材料102在制造时可处于初始高电阻率状态，在施加适当电压和/或电流时，该初始高电阻率状态可逆地可切换至低电阻率状态。当用于存储器单元中时，一个电阻率状态可表示二进制“O”而另一电阻率状态可表示二进制“1”，虽然可使用两个以上的数据/电阻率状态。在下述专利申请中描述了采用可逆电阻率切换材料的存储器单元的众多可逆电阻率切换材料及操作，例如，于2005年5月9日提出的序列号为11/125,939的且题目为 “Rewriteable Memory Cell Comprising A Diode And A Resistance SwitchingMaterial”的美国专利申请('939申请)，该专利申请在此出于所有目的以全文引用的方式并入本文中。操纵元件104可包括薄膜晶体管、二极管、金属-绝缘体-金属隧道效应(tunneling)电流器件、穿通二极管、肖特基二极管或或通过选择性地限制跨过可逆电阻率切换材料102的电压和/或流过可逆电阻率切换材料102的电流来展现非欧姆(non-ohmic)传导的另一类似操纵元件。以此方式,存储器单元100可用作二维或三维存储器阵列的部分，且可在不影响该阵列中其它存储器单元的状态的情形下将数据写入至存储器单元100和/或自存储器单元100读取数据。在一些实施例中，可省略操纵元件104且存储器单元100可与远程布置的操纵元件一起使用。下文参照图2A至图2F描述存储器单元100、可逆电阻率切换材料102及操纵元件104的实例性实施例。存储器单元及存储器阵列的实例性实施例图2A是根据本发明的存储器单元100的实例性实施例的简化透视图，其中操纵元件104是二极管。存储器单元100包括与第一导体200与第二导体202间的二极管104串联耦接的基于碳的可逆电阻率切换材料102 (“碳基切换材料102”)。在图2A的实施例中，介电间隔件206被用于相对于二极管104的横截面积降低碳基切换材料102的横截面积。具体而言，如本文中所使用，碳基切换材料102和二极管104的相关横截面积为基本垂直于第一导体200与第二导体202之间的电流流动(或第二导体202与第一导体200之间的电流流动)的方向上的横截面积。例如，图2B是介电间隔件206的侧壁208上的碳基切换材料102的薄层的剖视图。以此方式，形成碳基切换材料102的空心圆柱体(图2C)，在一些实施例中，用电介质或类似填充材料210来填充该空心圆柱体(图2B)。可使用其它碳基切换材料形状/结构。例如，在本发明的替代性实施例中，碳基切换材料102可为大致填充由介电间隔件206的侧壁208界定的内部体积的实心圆柱体，而不是如图2B中所描绘的空心圆柱体。在一些实施例中，碳基切换材料102的横截面积A。可比存储器单元100的二极管104或其它层的横截面积Ad小约5至15倍。例如，如图2A和2B中所示，二极管104与介电间隔件206具有相同的横截面积Ad。由于电阻与横截面积成反比例，因此穿过碳基切换材料102的电阻以与横截面积所缩减的因子相同的因子增加。所增加的电阻在切换期间缩减穿过碳基切换材料102的电流，这使得碳基切换材料102与二极管104 (或与存储器单元100 一起使用的其它操纵元件)更兼容。以此方式，碳基切换材料102的所缩减的横截面积Ac提供5或更大的电流压缩因子，且在一些实施例中提供15或更大的电流压缩因子。亦可藉由增加碳基切换材料102的空心圆柱体的高度和/或通过使用具有增加的电阻率的碳基切换材料料来增加电阻(如下文所描述)。大体而言，可通过调节基于碳的切换材料102的横截面积或电阻率，以及通过改变碳基切换材料102的空心圆柱体的高度来改变电阻。在一些实施例中，可在碳基切换材料102与二极管104之间形成隔离层212且可在碳基切换材料102与第二导体202之间形成隔离层214(形成可充当可逆电阻率切换元件的MM堆叠216)。可在二极管104与第一导体200之间形成附加隔离层218。隔离层212、214及218可包括钛、氮化钛、钽、氮化钽、钨、氮化钨、钥、或另一类似隔离层。隔离层214可与第二导体202分离或系其的部分，且隔离层218可与第一导体200分离或是其的部分。根据本发明的一个或多个实施例，碳基切换材料102可为低氢含娃碳切换层。娃的存在可增加碳层的电阻率以进一步有助于与操纵元件104的电流容量更兼容。在一些实施例中，碳基切换材料102的硅含量可为约30-40原子百分比或更多，且氢含量可在约1-5%之间。碳基切换材料102中的硅可或可不分布均匀。在一些实施例中，仅约1-5纳米的碳基切换材料102可包括30-40原子百分比或更多硅，而碳基切换材料102的剩余部分可包括更多、更少或没有硅。可存在其它硅和/或氢的水平。碳基切换材料102与充当MIM堆叠216的高电流密度承受电极的第一导电碳层220及第二导电碳层222接触。如下文将进一步描述，导电碳层220及222容许在碳基切换材料102的切换期间产生的高电流密度安全地分布至存储器单元100中所使用的其它金属化层(诸如隔离层214及212)以及顶部导体202。二极管104可包括任一适合二极管，诸如垂直多晶p-n或p-i_n 二极管(或是该二极管的η区域位于P区域上面的上指或是该二极管的P区域位于η区域上面的下指)。在一些实施例中，二极管104可像肖特基二极管。下文参照图3Α至图3Β描述二极管104的实例性实施例。第一导体200和/或第二导体202可包括任一合适的导电材料，诸如钨、任一适当金属、重掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物、高度导电碳或类似材料。在图2Α的实施例中，第一导体200及第二 202分别是轨道形状且沿不同方向延伸(例如，大致彼此垂直)。亦可使用其它导体形状和/或结构。在一些实施例中，隔离层、粘合层、抗反射涂层和/或类似层(未示出)可与第一导体200和/或第二导体202 —起使用以改良装置性能和/或帮助装置制造。
图2D是由多个存储器单元100 (诸如，图2A的存储器单元100)形成的第一存储器级224的部分的简化透视图。为简化起见，不单独展示碳基切换材料102、第一导电碳层220及第二导电碳层222、二极管104、及隔离层212、214及218。存储器阵列224是“交叉点”阵列，其包括耦接到多个记忆单元的多个位线(第二导体202)及字线(第一导体200)(如图所示)。可使用其它存储器阵列结构，如可使用多个存储器层级。图2E是单片三维阵列226a的部分的简化透视图，该单片三维阵列包括定位于第二存储器级230下面的第一存储器级228。存储器级228及230各自包括呈交叉点阵列形式的多个存储器单元100。本领域技术人员将理解，可在第一与第二存储器级228与230之间存在附加层(例如，层间电介质)，但为简化起见未在图2E中展示。可使用其它存储器阵列结构，如可使用附加存储器层级。在图2E的实施例中，所有二极管可“指”向相同方向(诸如向上或向下，此依赖于采用在二极管底部还是顶部上具有P-掺杂区的p-i-n 二极管)，从而简化二极管制造。在一些实施例中，可如题目为“High-Density Three-Dimensional Memory Cell”的美国专利6，952，030号中所描述来形成存储器级，该专利出于所有目的而以全文引用的方式并入本文中。例如，第一存储器级的第二导体可用作定位于该第一存储器级上面的第二存储器级的第一导体，如图2F中所示。在这些实施例中，在相邻存储器级上的二极管较佳指向相反方向，如于2007年3月27日提出申请且题目为“Large Array Of UpwardPointing P-I-N Diodes Having Large And Uniform Current”的序列号为 11/692,151 的美国专利申请C 151申请)中所描述，该专利申请在此出于所有目的而以全文引用的方式并入本文中。例如，如图2F中的存储器阵列226b中所示，第一存储器级228的二极管是如箭头Dl所指示的上指二极管(例如，其中P区位于所述二极管的底部处)，而第二存储器级230的二极管可如箭头D2所指示的下指二极管(例如，其中η区位于所述二极体的底部处)，或反的亦然。单片式三维存储器阵列系其中在单个基板(诸如，晶片)上面形成多个存储器级而无插入基板的单片式三维存储器阵列。形成存储器级的层直接沉积或生成于一个(或若干)现有级的层上方。相反，已通过在单独基板上形成存储器级并将所述存储器级粘合于彼此顶部上来构造堆叠存储器，如在Leedy的题目为“Three Dimensional Structure Memory”的美国专利第5,915，167号中所述。所述基板可在结合(bonding)之前使所述基板薄化或自所述存储器级移除，但由于所述存储器级最初形成于单独基板上方，因此这些存储器并非是真正的单片式三维存储器阵列。图3A是根据本发明的图I的存储器单元100的第一实例性实施例(称作存储器单元100a)的剖视图。具体而言，存储器单元IOOa分别包括MM堆叠216、二极管104、以及第一导体200及第二导体202。MIM堆叠216包括碳基切换材料102、第一导电碳层220、第二导电碳层222且在一些实施例中包括隔离层212和/或214。如图3A中所示，由于碳基切换材料102的缩减几何体及位置，因此可在存储器单元制造期间容许碳基切换材料102与导电层222、214和/或202之间的大程度的错位。图3B的存储器单元IOOb具有类似优点(虽然图3B中未示出错位)。再一次参照图3A，在所示的实施例中，MM堆叠216位于二极管104上面。然而，在其它实施例中，MIM堆叠216可位于二极管104下方。在一些实施例中，二极管104可位于远离MM堆叠216处(例如，不在第一与第二导体200与202之间)。在图3A的实施例中，二极管104可为垂直p_n或p-i_n 二极管，其可指向上或指向下。在一些实施例中，二极管104可由多晶半导体材料(诸如多晶硅、多晶硅-锗合金、多晶锗或任一其它适合材料)形成。例如，二极管104可包括重掺杂η+多晶硅区104a、在η+多晶硅区域104a上面的轻掺杂或纯质(非故意掺杂)多晶硅区域104b及在纯质(intrinsic)区104b上面的重掺杂p+多晶硅区104c。将理解到可颠倒η+区与ρ+区的位置。若二极管104条由沉积硅(例如，非晶或多晶)制造而成，则可在二极管104上形成硅化物层302以使该沉积硅在制造时置于低电阻率状态中。该低电阻率状态允许更容易地对存储器单元IOOa编程，因为不需要大电压将该沉积硅切换至低电阻率状态。例如，硅化物形成的金属层304 (诸如钛或钴)可沉积于ρ+多晶硅区104c上，且用以形成硅化物层302 (如下文所描述)。下文参照图4A-4J描述该实施例的附加工艺细节。图3B是在根据本发明的图I的存储器单元100的替代性实例性实施例(称作存储器单元100b)的剖视图。图3B的存储器单元IOOb类似于图3A的存储器单元100a，除了存储器单元IOOb的二极管104是肖特基二极管，而非如图3A的存储器单元IOOa中为p_n或p-i-n 二极管的外。具体而言，移除隔离层212且将诸如η-型半导体材料的半导体材料306置于与第一导电碳层220直接接触以形成肖特基二极体104。另外，将硅化物层302定位于半导体材料306下面。使用肖特基二极管简化了制造，从而缩减形成存储器单元IOOb所需步骤的数目及存储器单元IOOb的高度。在一些实施例中，第一导电碳层220及第二导电碳层222可分别包括主要具有SP2碳键(例如，至少50%的碳系Sp2键合碳)的导电碳层，和/或诸如TaC、WC、TaCN、WCN等等的导电金属碳化物层。在下文参照图4A-4J分别地进一步描述第一导电碳层220及第二导电碳层222。在实例性实施例中，半导体材料306可具有约10-500纳米的厚度及约1016cm_3-1018cm_3n-型掺杂浓度，但可使用其它掺杂水平和/或厚度。在一些实施例中,可采用硅化物层304的区中的高掺杂水平以形成与底部导体200的良好欧姆(ohmic)接触。在所示的实施例中，MM堆叠216位于二极管104上面。然而，在其它实施例中，MM堆叠216可位于二极管104下方。在一些实施例中，二极管104可位于远离MM堆叠216处(例如，不在第一与第二导体200与202之间)。在下文参照图4A至4J提供MM堆叠216的附加工艺细节。用于存储器单元的实例性制作工艺现在参照图4A至4J描述一种根据本发明形成存储器级的第一实例性方法。具体而言，图4A至4J图解说明形成包括图2A的存储器单元100的存储器级的实例性方法。如下文将描述，第一存储器级包括多个存储器单元，每个存储器单元包括操纵元件及耦接到该操纵元件的碳基切换材料。可在该第一存储器级上面制造附加存储器级(如先前参照图2E至2F所描述)。可使用类似方法形成包括图3A的存储器单元IOOa或图3B的存储器单元IOOb的存储器级。参照图4A将基板400展示为已经历数个处理步骤。基板400可为任一适合基板，诸如娃、锗、娃-锗、未经掺杂、经掺杂、块状(bulk)、绝缘体上娃(“SOI”)的基板或具有或没有附加电路的其它基板。例如，基板400可包括一个或多个η-阱或ρ-阱区(未示出)。
在基板400上面形成隔离层402。在一些实施例中，隔离层402可系二氧化硅、氮化硅、氧氮化硅的层或任一其它适合绝缘层。在隔离层402形成之后，在隔离层402上方形成粘合层404 (例如，通过物理气相沉积或另一方法)。例如，粘合层404可为约20至约500埃，且较佳地为约100埃的氮化钽或另一适合粘合层，诸如氮化钽、氮化钨、一个或多个粘合层的组合或类似层。可采用其它粘合层材料和/或厚度。在一些实施例中，粘合层404为可选的。在形成粘合层404之后，在粘合层404上方沉积导电层406。导电层406可包括任一适合的导电材料，诸如由任一合适的方法(例如，化学气相沉积(“CVD”)、物理气相沉积(“PVD”)等等)沉积的钨或另一适当金属、重掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物、高度导电碳或类似材料。在至少一个实施例中，导电层106可包括约200至约2500埃的钨。亦可使用其它导电层材料和/或厚度。在导电层406形成之后，在粘合层404和导电层406上形成图案并进行蚀刻。例如，可使用采用软或硬掩膜的传统光刻技术及湿式或干式蚀刻工艺在粘合层404及导电层406上形成图案并进行蚀刻。在至少一个实施例中，在粘合层404及导电层406上形成图案并进行蚀刻以形成大致平行、大致共面的第一导体200。第一导体200的实例性宽度和/或第一导体200之间的间距介于约200至约2500埃的范围内，但可使用其它导体宽度和/或间距。在已形成第一导体200之后,在基板400上方形成介电层408a以填充第一导体200之间的空隙。例如，可将大约3000至7000埃的二氧化硅沉积于基板400上并使用化学机械抛光或回蚀工艺将其平坦化以形成平面表面410。平面表面410包括由介电材料分离的第一导体200的曝露的顶部表面(如图所示)。可使用其它介电材料(诸如氮化硅、氧氮化硅、低k电介质等)和/或其它介电层厚度。实例性低k电介质包括掺碳氧化物、硅碳层或类似层。在本发明的其它实施例中，可使用雾状花纹工艺来形成第一导体200在该雾状花纹工艺中，形成介电层408a、在其上形成图案并进行蚀刻以产生第一导体200的开口或空隙。然后，可用粘合层404及导电层406 (和/或导电品种、导电填料和/或隔离层(若需要))来填充所述开口或空隙。然后，可平坦化粘合层404及导电层406以形成平面表面410。在此一实施例中，粘合层404将给每个开口或空隙的底部或侧壁加衬(line)。参照图4B，在基板400的平坦化顶表面410上方形成隔离层218。隔离层218可为约20至约500埃(较佳地为大约100埃)的钛、氮化钛或另一适合隔离层，诸如钛、氮化钛、钨、氮化钨、钥、一个或多个隔离层的组合、与其它层(诸如钛/氮化钛、钽/氮化钽或钨/氮化钨堆叠或类似堆叠)组合的隔离层。可采用其它隔离层材料和/或厚度。在沉积隔离层218之后，开始用以形成每个存储器单元的二极管(例如，图I及图2A中的二极管104)的半导体材料的沉积。每个二极管为如先前所描述的垂直向上指或向下指的P-n或p-i-n 二极管。在一些实施例中，每个二极体可以是由诸如多晶硅、多晶硅-锗合金、多晶锗或任一其它适合材料的多晶半导体材料形成。为方便起见，本文中描述多晶硅下指二极管的形成。可以理解，可使用其它材料和/或二极管结构。参照图4B，在形成隔离层218之后，在隔离层218上沉积重掺杂的η+硅层104a。在一些实施例中，η+娃层104a在沉积时处于非晶状态中。在其它实施例中，η+娃层104a在沉积时处于多晶状态中。可采用CVD或另一适合工艺来沉积η+硅层104a。在至少一个实施例中，η+硅层104a为由(例如)具有约IO21CnT3的掺杂浓度的约100至约1000埃，较佳地为约100埃的掺杂磷或砷的硅形成。可使用其它层厚度、掺杂类型和/或掺杂浓度。例如，可通过在沉积期间流入施主(donor)气体对N+硅层104a进行原位掺杂。可使用其它掺杂方法(例如，植入)。在沉积η+硅层104a之后，可在η+硅层104a上方形成轻掺杂、纯质和/或非故意掺杂的娃层104b。在一些实施例中，纯质娃层104b在沉积时处于非晶状态中。在其它实施例中，纯质硅层104b可在沉积时处于多晶状态中。可采用CVD或另一适合沉积方法来沉积纯质娃层104b。在至少一个实施例中，纯质娃层104b的厚度可为约500至约4800埃,较佳地为约2500埃。可使用其它纯质层厚度。可在沉积纯质硅层104b之前在η+硅层104a上形成一薄(例如，几百埃或更少)的锗和/或硅-锗合金层(未示出)，以防止和/或缩减掺杂剂自η+硅层104a至纯质硅层104b中的迁移(如于2005年12月9日提出的序列号为11/298，331的题目为“D印ositedSemiconductor Structure To Minimize N-Type Dopant Diffusion And Method OfMaking”的美国专利申请，该美国专利申请的全文出于所有目的以全文引用的方式并入本文中)。可通过离子植入来沉积及掺杂重掺杂的ρ型硅或可在沉积期间对其进行原位掺杂以形成P+娃层104c。在一些实施例中，可采用覆层(blanket)p+植入而将硼植入纯质娃层104b内预定深度。实例性可植入分子离子包括BF2、BF3、B及类似似物。在一些实施例中，可采用约1-5 X IO15离子/cm2的植入剂量。可使用其它植入物质和/或剂量。进一步，在一些实施例中，可采用扩散工艺。在至少一个实施例中，所得的P+硅层104c具有约100至700埃的厚度,但可使用其它ρ+娃层大小。在形成ρ+硅层104c之后，在ρ+硅层104c上方沉积硅化物形成的金属层304。实例性硅化物形成金属包括溅射或以其它方式沉积的钛或钴。在一些实施例中，硅化物形成的金属层304具有约10至约200埃、较佳地为约20至约50埃且更佳地为约20埃的厚度。可使用其它硅化物形成的金属层材料和/或厚度。可在硅化物形成的金属层304的顶部处形成氮化物层(未示出)。可执行快速热退火(“RTA”)步骤以由硅化物形成的金属层304与ρ+区104c的反应形成硅化物区。在一些实施例中，可在约540°C处执行RTA达约I分钟，且致使硅化物形成的金属层304与二极管104的所沉积的硅反应以形成硅化物层，消耗硅化物形成的金属层304的全部或一部分。在RTA步骤之后，可使用湿化学品剥除(stripe)来自硅化物形成的金属层304的任何残留氮化物层。例如，若硅化物形成的金属层304包括TiN顶部层，则可使用湿化学品(例如，呈1:1:1比的铵、过氧化物、水)来剥除任何残留TiN。如题目为“Memory Cell Comprising A Semiconductor Junction DiodeCrystallized Adjacent To A Silicide”的美国专利第7，176，064号中所描述,诸如钦和/或钴的硅化物形成材料在退火期间与所沉积的硅反应以形成硅化物层，该美国专利在此出于所有目的以全文引用的方式并入本文中。硅化钛与硅化钴的晶格间距接近硅的晶格间距，且这显得这种硅化物层在所沉积硅结晶时可起到该相邻沉积硅的“结晶模板”或“晶种”的作用(例如，硅化物层在退火期间增强硅二极管104的晶体结构)。从而提供较低电阻率的硅。对于硅-锗合金和/或锗二极管而言，可达成类似结果。在RTA步骤及氮化物剥除步骤之后，在硅化物形成的金属层304上面形成隔离层212。隔离层212可为约5埃至约800埃，优选为约100埃的氮化钛或另一适合隔离层，诸钛、钽、氮化钽、钨、氮化钨、钥、一种或多种隔离层的组合、与其它层(诸如钛/氮化钛、钽/氮化钽或钨/氮化钨堆叠或类似堆叠)组合的隔离层。可采用其它隔离层材料和/或厚度。形成隔离层212之后，形成第一导电碳层220。例如，在形成隔离层212之后，可在隔离层212上沉积(例如，通过等离子增强化学气相沉积(PECVD))非晶碳层，植入有氮或硼和/或经退火以形成具有充当第一导电碳层220的主要有Sp2键合碳的导电碳层。第一导电碳层220可具有约10-200纳米，且在一些实施例中约50-100纳米的厚度。第一导电碳层220的实例性电阻率值介于约50 X 10_6欧姆-厘米至100 X 10_3欧姆-厘米，且在一些实施例中约I X 10_3-10xl0_3欧姆-厘米的范围中。可使用其它厚度和/或电阻率值。在其它实施例中，第一导电碳层220可包括金属碳化物。例如,可由派射适合的碳化物目标来形成金属碳化物导电碳层。可用作第一导电碳层220的实例性碳化物层包括TaC、WC、TaCN、WCN或类似材料。用于这些金属碳化物层的实例性厚度范围介于约1-200纳米，且在一些实施例中自约1-20纳米的范围中。实例性电阻率值介于约50x10_6-100x10_3欧姆-厘米，且在一些实施例中约1χ1(Γ4-10χ1(Γ4欧姆-厘米的范围中。可使用其它电阻率值。表I提供了用于金属碳化物层的形成的实例性工艺参数，该金属碳化物层可用作第一导电碳层220 (或第二导电碳层222)。可使用其它流动速率、压力、温度、功率和/或间距表格I :用于溅射金层碳化物目标的实例性工艺参数
权利要求
1.一种形成金属_绝缘体_金属(MIM)堆叠的方法，该方法包括形成介电材料，其具有开口以及在所述开口内的第一导电碳层；在开口中形成的间隔件；在所述间隔件侧壁上形成碳基切换材料；以及在所述碳基切换材料上面形成第二导电碳层，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5。
2.如权利要求I所述的方法，其中所述碳基切换材料与所述第一导电碳层及第二导电碳层直接接触。
3.如权利要求I所述的方法，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为15。
4.如权利要求I所述的方法，其中所述碳基切换材料的厚度不大于约5纳米。
5.如权利要求I所述的方法，其中所述碳基切换材料的厚度不大于约2纳米。
6.如权利要求I所述的方法，其中所述碳基切换材料包括非晶碳。
7.如权利要求I所述的方法，其中该碳基切换材料包括具有至少约30原子百分比硅的低氢含娃碳。
8.如权利要求I所述的方法，其中所述碳基切换材料包括具有至少约40%原子硅的低氢含硅碳。
9.如权利要求I所述的方法，其中所述第一导电碳层及第二导电碳层包括主要包含 Sp2键合碳的碳层。
10.权利要求I所述的方法，其中所述第一导电碳层及第二导电碳层的电阻率不大于约100x10。欧姆-厘米。
11.权利要求I所述的方法，其中所述第一导电碳层及第二导电碳层的电阻率不大于约IOXliT3欧姆-米的
12.权利要求I所述的方法，其中所述第一导电碳层及第二导电碳层包括金属碳化物层。
13.一种形成金属-绝缘体-金属(MIM)堆叠所述的方法，该方法包括形成第一导电碳层；将所述第一导电碳层蚀刻成多个柱体；采用介电填充材料将所述多个柱体彼此隔离；平坦化所述介电填充材料以曝露所述多个柱体；移除每个柱体的一部分以形成具有第一直径的多个第一开口；在每个第一开口中形成间隔件以形成具有小于第一直径的第二直径的多个第二开Π ；在所述第二开口的侧壁上形成碳基切换材料，从而产生具有小于第二直径的第三直径的第三开口；用介电填充材料填充所述第三开口；曝露所述碳基切换材料；以及在被曝露的碳基切换材料上面形成第二导电碳层。
14.如权利要求13所述的方法，其中所述碳基切换材料与所述第一导电碳层及第二导电碳层直接接触。
15.如权利要求13所述的方法，其中每个第一开口的横截面积与每个第二开口的侧壁上的所述碳基切换材料的横截面积的比率至少为5。
16.如权利要求13所述的方法，其中每个第一开口的横截面积与每个第二开口的侧壁上的所述碳基切换材料的横截面积的比率至少为15。
17.如权利要求13所述的方法，其中所述碳基切换材料的厚度不大于约5纳米。
18.如权利要求13所述的方法，其中所述碳基切换材料的厚度不大于约2纳米。
19.一种形成存储器单元的方法，该方法包括通过以下步骤形成金属_绝缘体_金属(MIM)堆叠在一基板上形成介电材料，所述介电材料具有开口以及在所述开口内的第一导电碳层；在开口中形成的间隔件；在所述间隔件侧壁上形成碳基切换材料；以及在所述碳基切换材料上面形成第二导电碳层，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5 ;以及形成耦接到该MIM堆叠的操纵元件。
20.如权利要求19所述的方法，其中所述碳基切换材料与所述第一导电碳层及第二导电碳层直接接触。
21.如权利要求19所述的方法，其中所述介电材料中开口的所述横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的所述比率至少为15。
22.如权利要求19所述的方法，其中所述碳基切换材料的厚度不大于约5纳米。
23.如权利要求19所述的方法，其中所述碳基切换材料的厚度不大于约2纳米。
24.如权利要求19所述的方法，其中所述操纵元件包括多晶二极管或肖特基二极管。
25.一种通过权利要求19所述的方法形成的存储器单元。
26.一种形成存储器单元的方法，该方法包括通过以下步骤形成金属_绝缘体_金属(MIM)堆叠在一基板上面形成第一导电碳层；将所述第一导电碳层蚀刻成多个柱体；采用介电填充材料将所述多个柱体彼此隔离；平坦化所述介电填充材料以曝露所述多个柱体；移除每个柱体的一部分以形成具有第一直径的多个第一开口；在每个第一开口中形成间隔件以形成具有小于第一直径的第二直径的多个第二开Π ；在所述第二开口的侧壁上形成碳基切换材料，从而产生具有小于第二直径的第三直径的第三开口；用介电填充材料填充所述第三开口；曝露所述碳基切换材料；以及在被曝露的碳基切换材料上面形成第二导电碳层；以及形成耦接到该MIM堆叠的操纵元件。
27.如权利要求26所述的方法，其中所述碳基切换材料与所述第一导电碳层及第二导电碳层直接接触。
28.如权利要求26所述的方法，其中每个第一开口的横截面积与每个第二开口的侧壁上的所述碳基切换材料的横截面积的比率至少为5。
29.如权利要求26所述的方法，其中每个第一开口的横截面积与每个第二开口的侧壁上的所述碳基切换材料的横截面积的比率至少为15。
30.如权利要求26所述的方法，其中所述碳基切换材料的厚度不大于约5纳米。
31.如权利要求26所述的方法，其中所述碳基切换材料的厚度不大于约2纳米。
32.如权利要求26所述的方法，其中所述操纵元件包括多晶二极管或肖特基二极管。
33.一种通过权利要求26所述的方法形成的存储器单元。
34.一种金属-绝缘体-金属(MIM)堆叠，其包括具有一开口的介电材料；在所述开口内的第一导电碳层；在所述第一导电碳层上面及所述开口中的间隔件；在所述间隔件侧壁上的碳基切换材料；以及在所述碳基切换材料上面的第二导电碳层，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5。
35.如权利要求34所述MIM堆叠，其中所述碳基切换材料与所述第一导电碳层及第二导电碳层直接接触。
36.如权利要求34所述的MIM堆叠，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的所述横截面积的所述比率至少为15。
37.如权利要求34所述的MIM堆叠，其中所述碳基切换材料的厚度不大于约5纳米。
38.如权利要求34所述的MIM堆叠，其中所述碳基切换材料的厚度不大于约2纳米。
39.如权利要求34所述的MIM堆叠，其中所述碳基切换材料包括非晶碳。
40.如权利要求34所述的MM堆叠，其中所述碳基切换材料包括具有至少约30%原子娃的低氢含娃碳。
41.如权利要求34所述的MM堆叠，其中所述碳基切换材料包括具有至少约40%原子娃的低氢含娃碳。
42.如权利要求34所述的MIM堆叠，其中所述第一导电碳层及第二导电碳层包括主要包括Sp2键合碳的碳层。
43.如权利要求34所述的MIM堆叠，其中所述第一导电碳层及第二导电碳层的电阻率不大于约100X 10_3欧姆-厘米。
44.如权利要求34所述的MIM堆叠，其中所述第一导电碳层及第二导电碳层的电阻率不大于约IOX 1(Γ3欧姆-厘米。
45.如权利要求34所述的MIM堆叠，其中所述第一导电碳层及第二导电碳层包括金属碳化物层。
46.—种存储器单兀,其包括形成于一基板上面的金属_绝缘体-金属(MIM)堆叠,该MIM堆叠具有具有开口的介电材料；在所述开口内的第一导电碳层；在所述第一导电碳层上面及该开口中的间隔件；在所述间隔件侧壁上的碳基切换材料；以及在所述碳基切换材料上面的第二导电碳层，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5 ;以及耦接到所述MIM堆叠的操纵元件。
47.如权利要求46所述的存储器单元，其中所述碳基切换材料与所述第一导电碳层及第二导电碳层直接接触。
48.如权利要求46所述的存储器单元，其中所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的所述横截面积的所述比率至少为15。
49.如权利要求46所述的存储器单元，其中所述碳基切换材料的厚度不大于约5纳米。
50.如权利要求46所述的存储器单元，其中所述碳基切换材料的厚度不大于约2纳米。
51.如权利要求46的存储器单元，其中所述操纵元件包括多晶二极管或肖特基二极
全文摘要
在第一方面中，提供一种形成金属-绝缘体-金属(MIM)堆叠的方法，该方法包括(1)形成介电材料，其具有开口以及在所述开口内的第一导电碳层；(2)在开口中形成的间隔件；(3)在所述间隔件侧壁上形成的碳基切换材料；以及(4)在所述碳基切换材料上面形成第二导电碳层。所述介电材料中开口的横截面积与所述间隔件侧壁上的所述碳基切换材料的横截面积的比率至少为5。提供众多其它方面。
文档编号H01L27/24GK102939655SQ201180029359
公开日2013年2月20日 申请日期2011年4月12日 优先权日2010年4月14日
发明者F.克罗普尔, 平尔萱, 张京燕, 许汇文 申请人:桑迪士克3D有限责任公司