专利名称：Cmos图像传感器的像素单元及其制作方法
技术领域：
本发明涉及一种互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,简称CMOQ技术领域，尤其涉及一种CMOS图像传感器的像素单元及其制作方法。
背景技术：
图像传感器通常用于将光学信号转换为电信号，是组成数字摄像头的重要组成部分，根据器件的不同，可分为电荷耦合器件型(charge Coupled Device，简称(XD)和CMOS 图像传感器型(CMOS Image Sensor，简称CIS)两大类。近年来，CMOS图像传感器发展迅速，相比于传统的CCD图像传感器，CMOS图像传感器具有能在片上同时集成图像传感器阵列和相关的数字、模拟电路，以及低功耗、芯片面积小、制作成本低等特点。CMOS图像传感器的基本感光单元被称为像素，其中，对于所述的CMOS图像传感器的像素至少包含一个感光二极管、一个转移晶体管以及位于转移晶体管漏极的浮空扩散区 (Floating Diffusion,简称FD)，此外还包括其他若干个晶体管，按像素包含晶体管数目被称为4T型像素、5T型像素、6T型像素以及7T型像素等等。以4T型CMOS图像传感器像素为例，包括一个感光二极管、一个转移晶体管以及位于转移晶体管漏极的FD，此外还包括其他3个MOS晶体管复位晶体管、源跟随器晶体管以及选择晶体管。CMOS图像传感器工作过程为首先入射光在感光二极管区产生光生电荷，然后光生电荷在转移晶体管开启时转移到浮空扩散区FD，最后转移到FD的光生电荷再经其它后面MOS晶体管转化成电压信号并进行相关处理。在此过程中，所述光生电荷转移到FD依靠的是在转移晶体管开启时感光二极管区与浮空扩散区FD之间的电势差。在上述CMOS图像传感器工作过程中存在这样一个问题在掩埋型感光二极管内的光生电荷转移到浮空扩散区FD之后，浮空扩散区FD处电势降低，这样掩埋型感光二极管与浮空扩散区FD点之间的电势差减小，这样，当转移晶体管控制栅偏置电压降低时，如果感光二极管与FD点电势比较接近，转移晶体管栅极下方沟道内的电荷将平均的分配到感光二极管区和浮空扩散区FD处，这样，返回感光二极管区的电荷成为残余电荷，与下一次的光生电荷叠加，造成残像，降低了成像质量。因此，需要一种新型的CMOS图像传感器的像素单元，所述像素单元能够显著减少 CMOS图像传感器的残像，提高成像质量。
发明内容
(一)要解决的技术问题有鉴于此，本发明的主要目的是提供一种能够显著减少残像的CMOS图像传感器的像素单元及其制作方法。( 二 )技术方案为达到上述目的，本发明的技术方案是这样实现的
一种CMOS图像传感器的像素单元，包括单晶硅衬底、在该单晶硅衬底内设置的浅槽隔离区、在该浅槽隔离区之间设置的转移晶体管和掩埋型感光二极管，其中所述转移晶体管包含阈值电压调节区。上述方案中，所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片；所述阈值电压调节区的导电类型为P型。上述方案中，所述转移晶体管的阈值电压调节区内含有杂质，该杂质在沿沟道长度方向上具有不同的浓度分布，具体为在靠近掩埋型感光二极管一侧的阈值调节区的杂质浓度高于在靠近转移晶体管漏极浮空扩散区一侧的阈值电压调节区杂质浓度。上述方案中，所述转移晶体管的阈值电压调节区位于转移晶体管栅极及其栅介质层下方，一部分与掩埋型感光二极管的表面掺杂区相连接，另一部分与位于转移晶体管漏极的浮空扩散区相连接；其中位于掩埋型感光二极管一侧的阈值电压调节区与掩埋型感光二极管埋层区掺杂上方部分重叠，重叠部分的长度为0. 0 0. 35 μ m。一种制作CMOS图像传感器的像素单元的方法，包括步骤1 提供单晶硅半导体衬底，并在该单晶硅半导体衬底内形成转移晶体管和掩埋型感光二极管的浅槽隔离区；步骤 2 形成阈值电压调节区第一次离子注入区；步骤3 形成阈值电压调节区第二次离子注入区；步骤4 形成掩埋型感光二极管的埋层注入区；步骤5 形成转移晶体管栅介质层和栅极；步骤6 形成转移晶体管漏极的轻掺杂区和重掺杂区，所述转移晶体管的轻掺杂区和重掺杂区与相邻的浅槽隔离区以及转移晶体管阈值电压调节区相连接；步骤7 形成掩埋型感光二极管的表面掺杂区。上述方案中，所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片，所述掩埋型感光二极管埋层掺杂区导电类型为N型；所述阈值电压调节区第一次离子注入区及第二次离子注入区导电类型为P型；所述掩埋型感光二极管表面掺杂区导电类型为P型。上述方案中，所述阈值电压调节区第一次离子注入区和第二次离子注入区采用相同注入剂量和注入能量的离子注入，或者采用不同的注入剂量和注入能量的离子注入； 所述阈值电压调节区第一次离子注入区和第二次离子注入区P型杂质注入的剂量范围为 5. OEll 1. 0E13，采用注入能量为2 30kev的硼或注入能量为10 55kev的BF2。上述方案中，所述阈值电压调节区第一次离子注入区一部分位于掩埋型感光二极管的埋层掺杂区域上方，并全部覆盖，另一部分与转移晶体管的栅极及其栅介质层下方部分重叠，重叠部分的长度为0. 0 0. 5 μ m。上述方案中，所述阈值电压调节区第二次离子注入区完全覆盖栅极及其栅介质层下方，与阈值电压调节区第一次离子注入区部分重叠，重叠部分长度为0. 0 0. 5 μ m，由于阈值电压调节区内第一次离子注入区与第二次离子注入区重叠部分进行了两次离子注入， 因此在阈值电压调节区内所述重叠部分杂质浓度最高。上述方案中，所述掩埋型感光二极管的埋层掺杂区与栅极及其栅介质层下方部分重叠，重叠部分长度为0. 0 0. 35 μ m。上述方案中，所述掩埋型感光二极管的埋层掺杂区采用离子注入技术注入剂量为 5. OEll 1. 0E13的N型杂质形成，采用注入能量为50 350kev的砷或注入能量为30 250kev 的磷。上述方案中，所述的转移晶体管的栅介质层采用热氧化形成，材料为S^2或SiN ；采用化学气相淀积的方法淀积多晶硅，最后采用掩膜技术和干法刻蚀形成转移晶体管的栅极。上述方案中，所述的掩埋型感光二极管表面掺杂区采用离子注入技术注入剂量为 5. 0E12 1. 0E14的P型杂质形成，采用2 25kev的硼、10 55kev的BF2或15 60kev 的铟。上述方案中，所述的掩埋型感光二极管表面掺杂区与阈值电压调节区第一次离子注入区使用同一层掩模板进行离子注入。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果1、本发明提供的CMOS图像传感器的像素单元及其制作方法，通过在转移晶体管栅极下方的阈值电压调节区形成一定浓度梯度的杂质分布，从而在光生电荷转移过程中， 沿转移晶体管沟道长度方向上形成了一定梯度的电势分布，这样，在转移晶体管关断时，转移晶体管沟道内的电荷就不再平均的向沟道两侧转移，而是绝大部分的流向浮空扩散区 FD，这样就减少了转移晶体管栅极下方沟道内的电荷向掩埋型感光二极管反弹，减少了掩埋型感光二极管内的电荷残余，因此减少了残像，提高了图像质量。2、本发明提供的CMOS图像传感器的像素单元及其制作方法，由于掩埋型感光二极管的埋层掺杂与转移晶体管栅极下方部分重叠，可以减少感光二极管与转移晶体管之间的电荷势垒，达到进一步减小残像的目的。
图1所示为本发明提供的CMOS图像传感器像素单元的结构示意图；图2示意性的示出了本发明提供的CMOS图像传感器像素单元的转移晶体管栅极下方沟道的浓度分布示意图；图3 图14所示为本发明提供的制作CMOS图像传感器像素单元的的工艺示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。由于CMOS图像传感器工作过程中存在这样一个问题在掩埋型感光二极管内的光生电荷转移到浮空扩散区FD之后，浮空扩散区FD处电势降低，这样掩埋型感光二极管与浮空扩散区FD点之间的电势差减小，这样，当转移晶体管控制栅偏置电压降低时，如果感光二极管与FD点电势比较接近，转移晶体管栅极下方沟道内的电荷将平均的分配到感光二极管区和浮空扩散区FD处，这样，返回感光二极管区的电荷成为残余电荷，与下一次的光生电荷叠加，造成残像，降低了成像质量。因此，本发明提供了一种新型的CMOS图像传感器的像素单元及其制作方法，所述像素单元能够显著减少CMOS图像传感器的残像，提高成像质量。在本发明实施例中，本发明提供的CMOS图像传感器的像素单元至少包含掩埋型感光二极管和转移晶体管，本发明的一个具体实施例的感光二极管和转移晶体管结构示意图如图1所示，图1所示为本发明提供的CMOS图像传感器像素单元的结构示意图。图1所示的CMOS图像传感器的像素单元包括单晶硅衬底101、位于单晶硅衬底内的隔离结构102、阈值电压调节区103和104以及103与104的重叠部分1034、掩埋型感光二极管的埋层掺杂105、栅极107及栅介质层106、转移晶体管漏极浮空扩散区108以及掩埋型感光二极管表面掺杂区109。在本发明实施例中，图1所示的CMOS图像传感器的像素的单晶硅衬底101采用电阻率为5 50ohm. cm的P型单晶硅硅片，可选地，也可以是在很低的电阻率(小于5ohm. cm)的P型单晶硅硅片上外延电阻率为5 50ohm. cm的P型外延薄膜。在本发明实施例中，图1所示的CMOS图像传感器的像素的隔离结构102位于P单晶硅衬底101内部，采用浅沟槽隔离(STI)技术使用SiO2材料或SiO2与SiN的复合材料隔
1 O在本发明实施例中，图1所示的CMOS图像传感器的像素的隔离结构102之间设有转移晶体管和掩埋型感光二极管，其中，所述的转移晶体管包括栅极107及栅介质层106、 阈值电压调节区103、104、103与104的重叠部分1034、转移晶体管漏极浮空扩散区109 ；所述掩埋型感光二极管包括埋层掺杂105以及表面掺杂区110。在本发明实施例中，图1所示的转移晶体管阈值电压调节区包含两个杂质浓度不同的两个区域103和104，其中，所述阈值电压调节区有部分重叠，重叠区域为1034，其中所述阈值电压调节区103与104重叠区域1034靠近掩埋型感光二极管一侧，杂质浓度较高， 所述阈值电压调节区104靠近转移晶体管漏极浮空扩散区FD —侧，杂质浓度较低，图2所示为转移晶体管阈值电压调节区沿沟道长度方向上的杂质浓度分布。通过优化阈值电压调节区103和104的结构和工艺，在转移晶体管栅极下方的沟道内的杂质在沿沟道长度方向形成了一定的浓度梯度，这样，在转移晶体管工作时，所述转移晶体管下方沟道内将形成沿沟道长度方向的电势梯度，有利于沟道内的电荷向转移晶体管漏极浮空扩散区转移。在本发明实施例中，图1所示的转移晶体管的栅介质层106采用热氧化的方法形成，采用材料为SiA或SiON ；对于所述的栅介质层106上方的栅极107采用化学气相淀积的方法形成，采用材料为多晶硅。在本发明实施例中，图1所示的转移晶体管的漏极浮空扩散区109包含漏极轻掺杂区和漏极重掺杂区两部分，所述轻掺杂区具有防止MOS晶体管热载流子效应的作用，所述重掺杂区构成了浮空扩散区FD，重掺杂区的面积和掺杂浓度决定了浮空扩散区FD的电容，对图像传感器的转换增益有影响。在本发明实施例中，图1所示掩埋型感光二极管埋层掺杂区105 —部分位于掩埋型感光二极管下方，一部分与转移晶体管栅极107及其栅介质层106下方部分重叠，重叠部分长度为0. 0 0. 35 μ m，通过优化所述掩埋型感光二极管埋层掺杂105的结构和工艺，可以减少感光二极管与转移晶体管之间的电荷势垒，达到减小残像的目的。在本发明实施例中，图1所示掩埋型感光二极管表面掺杂区109的长度需保证完全覆盖掩埋型感光二极管埋层掺杂区105，使得感光二极管内的光生电荷避免与单晶硅衬底101表面接触，具有钉扎单晶硅衬底101表面电荷的作用，使得感光二极管的漏电较小， 减小暗电流。
基于图1和图2所示的CMOS图像传感器像素单元，图3 图14所示为本发明提供的制作CMOS图像传感器像素单元的的工艺示意图，具体包括步骤步骤1，如图3所示，首先提供单晶硅半导体衬底，所述单晶硅衬底101采用电阻率为5 50ohm. cm的P型单晶硅硅片，并在单晶硅半导体衬底内形成转移晶体管和掩埋型感光二极管的隔离结构102，所述隔离结构102采用浅沟槽隔离(STI)技术形成，材料为SW2 或 SiN ；步骤2，如图4所示，为在版图设计时所述阈值电压调节区第一次离子注入区103 的离子注入区域，所述阈值电压调节区第一次离子注入区采用离子注入技术注入剂量为 5. OEll 1. 0E13的P型杂质形成，可以为注入能量为2 30kev的硼，也可以为注入能量为 10 55kev的BF2,图5所示为离子注入后形成的阈值电压调节区第一次离子注入区103 ；步骤3，如图6所示，为在版图设计时所述阈值电压调节区第二次离子注入区104 的离子注入区域，所述阈值电压调节区第二次离子注入区采用离子注入技术注入剂量为 5. OEll 1.0E13的P型杂质形成，可以为注入能量为2 30kev的硼，也可以为注入能量为10 55kev的BF2,图7所示为离子注入后形成的阈值电压调节区第二次离子注入区 104，其中，在版图设计时，所述阈值电压调节区第二次离子注入区104完全覆盖栅极及其栅介质层下方，与阈值电压调节区第一次离子注入区103部分重叠，重叠部分长度为0. 0 0.5μπι，这样由于阈值电压调节区内第一次离子注入区与第二次离子注入区重叠部分1034 进行了两次离子注入，因此所述重叠部分具有最大的杂质浓度；步骤4，如图8所示，为在版图设计时所述掩埋型感光二极管的埋层掺杂离子注入区105的离子注入区域，所述掩埋型感光二极管的埋层掺杂区105采用离子注入技术注入剂量为5. OEll 1. 0Ε13的N型杂质形成，可以为注入能量为50 350kev的砷，也可以为注入能量为30 250kev的磷，图9所示为离子注入后形成的掩埋型感光二极管的埋层掺杂区域105 ；步骤5，如图10所示，形成转移晶体管栅介质层106和栅极107，所述栅介质层106 采用热氧化方法形成，材料为SiO2或SiON ；所述栅极107在栅介质层106上方，采用淀积多晶硅形成，最后采用掩模板和刻蚀技术形成栅极，在版图设计时，所述掩埋型感光二极管的埋层掺杂区与栅极及其栅介质层下方部分重叠，重叠部分长度为0. 0 0. 35 μ m ；步骤6，如图11所示，为在版图设计时所述转移晶体管漏极的轻掺杂区和重掺杂区离子注入区域，采用与标准CMOS工艺兼容的离子注入形成，所述的转移晶体管的轻掺杂区和重掺杂区与相邻的浅槽隔离区以及转移晶体管阈值电压调节区相连接，如图12所示， 一起构成转移晶体管漏极的浮空扩散区108 ；步骤7，如图13所示，为在版图设计时所述掩埋型感光二极管的表面掺杂区109 的离子注入区域，所述的掩埋型感光二极管表面掺杂区109采用离子注入技术注入剂量为 5. 0E12 1. 0E14的P型杂质形成，可以为2 25kev的硼，也可以为10 55kev的BF2, 还可以为15 60kev的铟。需要说明的是，以上步骤中，步骤2形成所述阈值电压调节区第一次离子注入区 103和步骤7形成所述掩埋型感光二极管的表面掺杂区109采用的是相同的一层掩模板进行离子注入，从而降低了制作成本。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种CMOS图像传感器的像素单元，包括单晶硅衬底、在该单晶硅衬底内设置的浅槽隔离区、在该浅槽隔离区之间设置的转移晶体管和掩埋型感光二极管，其特征在于，所述转移晶体管包含阈值电压调节区。
2.根据权利要求1所述的CMOS图像传感器的像素单元，其特征在于，所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片；所述阈值电压调节区的导电类型为P型。
3.根据权利要求1或2所述的CMOS图像传感器的像素单元，其特征在于，所述转移晶体管的阈值电压调节区内含有杂质，该杂质在沿沟道长度方向上具有不同的浓度分布，具体为在靠近掩埋型感光二极管一侧的阈值调节区的杂质浓度高于在靠近转移晶体管漏极浮空扩散区一侧的阈值电压调节区杂质浓度。
4.根据权利要求1或2所述的CMOS图像传感器的像素单元，其特征在于，所述转移晶体管的阈值电压调节区位于转移晶体管栅极及其栅介质层下方，一部分与掩埋型感光二极管的表面掺杂区相连接，另一部分与位于转移晶体管漏极的浮空扩散区相连接；其中位于掩埋型感光二极管一侧的阈值电压调节区与掩埋型感光二极管埋层区掺杂上方部分重叠， 重叠部分的长度为0. 0 0. 35 μ m。
5.一种制作权利要求1至4中任一项所述的CMOS图像传感器的像素单元的方法，其特征在于，包括步骤1 提供单晶硅半导体衬底，并在该单晶硅半导体衬底内形成转移晶体管和掩埋型感光二极管的浅槽隔离区；步骤2 形成阈值电压调节区第一次离子注入区；步骤3 形成阈值电压调节区第二次离子注入区；步骤4 形成掩埋型感光二极管的埋层注入区；步骤5 形成转移晶体管栅介质层和栅极；步骤6:形成转移晶体管漏极的轻掺杂区和重掺杂区，所述转移晶体管的轻掺杂区和重掺杂区与相邻的浅槽隔离区以及转移晶体管阈值电压调节区相连接；步骤7 形成掩埋型感光二极管的表面掺杂区。
6.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片，所述掩埋型感光二极管埋层掺杂区导电类型为N型；所述阈值电压调节区第一次离子注入区及第二次离子注入区导电类型为 P型；所述掩埋型感光二极管表面掺杂区导电类型为P型。
7.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述阈值电压调节区第一次离子注入区和第二次离子注入区采用相同注入剂量和注入能量的离子注入，或者采用不同的入剂量和注入能量的离子注入；所述阈值电压调节区第一次离子注入区和第二次离子注入区P型杂质注入的剂量范围为5. OEll 1. 0E13，采用注入能量为2 30kev的硼或注入能量为10 55kev的BF2。
8.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述阈值电压调节区第一次离子注入区一部分位于掩埋型感光二极管的埋层掺杂区域上方，并全部覆盖，另一部分与转移晶体管的栅极及其栅介质层下方部分重叠，重叠部分的长度为 0. 0 0. 5μ 。
9.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述阈值电压调节区第二次离子注入区完全覆盖栅极及其栅介质层下方，与阈值电压调节区第一次离子注入区部分重叠，重叠部分长度为0. 0 0. 5 μ m，由于阈值电压调节区内第一次离子注入区与第二次离子注入区重叠部分进行了两次离子注入，因此在阈值电压调节区内所述重叠部分杂质浓度最高。
10.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述掩埋型感光二极管的埋层掺杂区与栅极及其栅介质层下方部分重叠，重叠部分长度为 0. 0 0. 35 μ m。
11.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述掩埋型感光二极管的埋层掺杂区采用离子注入技术注入剂量为5. OEll 1. 0E13的N型杂质形成，采用注入能量为50 350kev的砷或注入能量为30 250kev的磷。
12.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述的转移晶体管的栅介质层采用热氧化形成，材料为S^2或SiN ；采用化学气相淀积的方法淀积多晶硅，最后采用掩膜技术和干法刻蚀形成转移晶体管的栅极。
13.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述的掩埋型感光二极管表面掺杂区采用离子注入技术注入剂量为5. 0E12 1. 0E14的P型杂质形成，采用2 25kev的硼、10 55kev的BF2或15 60kev的铟。
14.根据权利要求5所述的制作CMOS图像传感器的像素单元的方法，其特征在于，所述的掩埋型感光二极管表面掺杂区与阈值电压调节区第一次离子注入区使用同一层掩模板进行离子注入。
全文摘要
本发明公开了一种CMOS图像传感器的像素单元及其制作方法，该像素单元包括单晶硅衬底、在单晶硅衬底内设置的浅槽隔离区、在浅槽隔离区之间设置的转移晶体管和掩埋型感光二极管，其中转移晶体管包含阈值电压调节区，阈值电压调节区位于转移晶体管栅极及其栅介质层下方，且阈值电压调节区所含杂质在沿沟道长度方向上具有不同的浓度分布，在靠近掩埋型感光二极管一侧的阈值调节区的杂质浓度高于在靠近转移晶体管漏极浮空扩散区一侧的阈值电压调节区杂质浓度，在转移晶体管下方沟道处形成一定杂质浓度梯度，从而形成了一定的电势梯度。通过优化像素单元结构和工艺参数，根据本发明的CMOS图像传感器能够有效地消除图像传感器的残像，从而提高成像质量。
文档编号H01L27/146GK102544041SQ201210014840
公开日2012年7月4日 申请日期2012年1月17日 优先权日2012年1月17日
发明者吴南健, 周杨帆, 曹中祥, 李全良 申请人:中国科学院半导体研究所