专利名称：氮化物半导体器件的制作方法
氮化物半导体器件
关联串请
本申请基于并享受于2011年9月12日提交的申请号为No. 2011-198301的日本专利申请的优先权，通过引用的方式包含其全部内容。技术领域
本发明的实施方式涉及氮化物半导体器件。
背景技术：
作为开关电源、变换器等开关装置而使用功率半导体器件。功率半导体器件要求具有高耐压及低导通电阻。耐压和导通电阻的关系，存在由元件材料决定的权衡 (trade-off)的关系。在由Si形成的功率半导体器件中，导通电阻的降低到达材料的界限。为了进一步降低导通电阻，需要利用Si以外的其它材料来形成功率半导体器。其中一个手段，是利用AlGaN等氮化物半导体形成的HFET(Hetero-junction Field Effect Transistor)。
HFET是由AlGaN/GaN的异质结形成的将二维电子气体用于沟道层的场効果晶体管。因此，载流子的迁移率高。而且，异质结的晶格不匹配而产生的AlGaN层的压电极化， 由此，二维电子气体形成为高浓度。再者，氮化物半导体因为带隙宽而耐压高。其结果，利用氮化物半导体而形成的HFET (以下记作GaN-HFET)与由Si形成的半导体器件相比较，耐压和导通电阻的权衡的关系改善，具有高耐压、低导通电阻。
但是，GaN-HFET因压电极化而常时形成沟道，所以成为常开(normal on)型的半导体器件。一般而言，电源、变换器等电力设备中所使用的功率半导体器件，从确保该电力设备的安全性这点来看，要求是常关(normal off)型的半导体器件。于是，通过将 GaN-HF ET与由Si形成的常关型的MOSFET进行串叠(cascode)连接，使用由GaN-HFET构成的虚拟的常关型的氮化物半导体器件。该虚拟地成为常关型的氮化物半导体器件，由于栅漏间电容小，所以易于产生开关引起的噪声。期望能够抑制产生开关引起的噪声的常关型的氮化物半导体器件。发明内容
本发明的实施方式提供常关型的氮化物半导体器件，能抑制开关噪声的发生。
本发明的实施方式的氮化物半导体器件，具备第I半导体层、第2半导体层、导电性基板、第I电极、第2电极和控制电极。第I半导体层具有第I表面和与第I表面相反一侧的第2表面，由未掺杂的AlxGahN(C) < x < I)构成。第2半导体层与第I半导体层的第 I表面直接接合，由未掺杂或者η型的AlyGai_yN(0 < y彡l，x < y)构成。导电性基板与设置在第I半导体层的第2表面侧的第I半导体层电连接。第I电极和第2半导体层的与第 I半导体层相反一侧的表面电连接地设置。第2电极与第2半导体层的上述表面电连接地设置。控制电极设置于在第I电极和第2电极之间的第2半导体层的上述表面上。第I电极与由Si形成的MOSFET的漏电极电连接。控制电极与上述MOSFET的源电极电连接。导电性基板与上述MOSFET的栅电极电连接。根据本发明的实施方式，可以提供能抑制开关噪声的发生的常关型的氮化物半导体器件。
图1是示出本发明的第I实施方式涉及的氮化物半导体器件的一部分的示意剖面图。 图2是本发明的第I图3是本发明的第2图4是本发明的第3图5是本发明的第4图6是本发明的第5图7是本发明的第6
实施方式涉及的氮化物半导体器件的要部等价电路。实施方式涉及的氮化物半导体器件的要部等价电路。实施方式涉及的氮化物半导体器件的要部示意剖面图。实施方式涉及的氮化物半导体器件的要部示意剖面图。实施方式涉及的氮化物半导体器件的要部示意剖面图。实施方式涉及的氮化物半导体器件的要部示意剖面图。
具体实施例方式以下，参照附图来说明本发明的实施方式。实施例中的说明中使用的图，是用于容易地进行说明的示意性图，图中的各要素的形状、尺寸、大小关系等，在实际实施中不限于一定和附图所示一样，能在得到本发明的効果的范围内适当变更。(第I实施方式)使用图1及图2，说明第I实施方式涉及的氮化物半导体器件。图1示意地示出本实施方式涉及的氮化物半导体器件100的一部分的剖面图。图2示出本实施方式涉及的氮化物半导体器件100的要部的等价电路。本实施方式涉及的氮化物半导体器件的一部分具备如图1所示的GaN-HFET101。GaN-HFETlOl具备GaN沟道层4(第I半导体层)、AlGaN势垒层5 (第2半导体层)、AlGaN缓冲层3、p型Si基板2 (导电性基板)、源电极6 (第I电极)、漏电极8(第2电极)和栅电极7(控制电极)。GaN沟道层4具有第I表面和与第I表面相反一侧的第2表面，以未掺杂的方式形成。沟道层4不限于GaN，也可以为AlxGahN(O ^ x < I)的组成式所表示的氮化物半导体层。在本实施方式中，以GaN为例进行说明。AlGaN势垒层5与GaN沟道层4的第I表面直接接合地设置，未掺杂或者掺杂成η型地形成。AlGaN势鱼层5为能用AlyGa1J(O < y ^ I, x < y)的组成式表示的氮化物半导体层，是与沟道层4相比较，Al组成还高的氮化物半导体层。AlGaN势垒层5的带隙比GaN沟道层4的带隙还宽。AlGaN势垒层5和GaN沟道层4形成异质结。P型Si基板2与在GaN沟道层4的第2表面侧隔着AlGaN缓冲层3而设置的N沟道层4电连接。AlGaN缓冲层3形成为未掺杂或者掺杂成P型。AlGaN缓冲层3不限于AlN和GaN的混晶，也可以是反复置层了 AlN和GaN的置层构造。p型Si基板2不限于Si,也可以为SiC等其它导电性的半导体基板。源电极6和AlGaN势鱼层5的与GaN沟道层相反一侧的表面电连接地设置。漏电极8与AlGaN势垒层5的上述表面电连接地设置。源电极6及漏电极8形成为沿着与GaN沟道层4的第I表面平行的第I方向(与图中的纸面垂直的方向)呈条纹状地延伸，并与AlGaN势垒层5欧姆接触。栅电极7被设置于在源电极6和漏电极8之间的AlGaN势鱼层5的上述表面上。栅电极7被形成为与源电极6及漏电极8同样沿着上述第I方向呈条纹状地延伸。栅电极7与AlGaN势垒层5直接接触，成为肖特基接触。并且，栅电极7隔着栅极绝缘膜而形成在AlGaN势垒层5之上，来代替栅电极7与AlGaN势垒层5进行肖特基接触是可能的。无论是哪个，都可以通过在栅电极7上施加电压，而对在栅电极7正下方的AlGaN势垒层5和GaN沟道层4的界面所形成的二维电子气体浓度进行调节，并对在源电极6及漏 电极8间流动的电流进行控制。背面电极I和P型Si基板2的与GaN沟道层4相反一侧的表面电连接，与P型Si基板欧姆接触。在GaN-HFETlOl中，通过AlGaN势垒层5的压电效应，在AlGaN势垒层5和GaN沟道层4的界面形成高浓度的二维电子气体。在未被施加栅极电压的状态下，该二维电子气体也形成将源电极6和漏电极8电连接的沟道层，成为导通状态。即，GaN-HFETlOl是常开型的半导体器件。而且，GaN-HFETlOl具有p型Si基板2和AlGaN势垒层5的叠层构造。AlGaN势垒层5以未掺杂来形成也是高电阻的η型半导体。因此，GaN-HFETlOl在叠层方向上形成ρ-η结，具有由此引起的寄生电容Cs。通过调节AlGaN缓冲层3、GaN沟道层4的厚度和杂质浓度、漏电极8及背面电极I的面积等，静电电容Cs可以具有规定大小。功率电子用的半导体器件期望是常关型。于是，为了使用GaN-HFETlOl虚拟地得到常关型的氮化物半导体器件100，而如图2所示，将GaN-HFETlOl与由Si形成的常关型的M0SFET102(以下，S1-MOSFET)串叠连接。本实施方式涉及的氮化物半导体器件100具备GaN-HFETlOl、Si_M0SFET102、源极端子9 (第3端子)、栅极端子10 (第2端子)及漏极端子11 (第I端子)。并且，S1-M0SFET102是常关型的已有MOSFET即可，省略详细说明。GaN-HFETlOl 的源电极 6 与 Si_M0SFET102 的漏电极 8a 电连接。GaN-HFETlOl 的栅电极7与S1-M0SFET102的源电极电连接。如以上那样，GaN-HFETlOl和Si_M0SFET102被串叠连接。漏极端子11与GaN-HFETlOl的漏电极8电连接。栅极端子10与Si_M0SFET102的栅电极7a电连接。源极端子9与S1-M0SFET102的源电极6a电连接。GaN-HFETlOl的背面电极I与Si_M0SFET102的栅电极7a电连接。由此，GaN-HFETlOl中的p型Si基板2经由背面电极I而与Si_M0SFET102的栅电极7a电连接。其结果，本实施方式涉及的氮化物半导体器件100的栅极端子10和漏极端子11之间，设有GaN-HFETlOl的寄生电容Cs，寄生电容Cs为氮化物半导体器件100的栅漏间电容CeD。接着，对本实施方式涉及的氮化物半导体器件100的动作进行说明。在栅极端子10的相对于源极端子9的电压为零或者负的状态下，若在漏极端子11上相对于源极端子9施加正的电压，则S1-M0SFET102为常关型，所以漏极端子11和源极端子9之间的电压被施加在S1-M0SFET102的漏电极8a和源电极6a之间。因此，由于在GaN-HFETlOl的栅电极7上相对于源电极6施加负的电压，所以GaN-HFETlOl为截止状态。其结果，氮化物半导体器件100在漏极端子11和源极端子9之间为截止状态。
接着，若在栅极端子10上相对于源极端子9施加正的电压，则Si_M0SFET102变为导通状态，GaN-HFETlOl的源电极6和栅电极7变为相同电位。其结果，GaN-HFETlOl为常开型，所以变为导通状态，氮化·物半导体器件100在漏极端子11和源极端子9之间变为导通状态。以上的结果为，氮化物半导体器件100在栅极端子10上相对于源极端子9未施加正的电压的状态下为截止状态，若施加正的电压则为导通状态，成为常关型的动作。
氮化物半导体器件100虽然进行常关型的动作，但仅通过将GaN-HFETlOl和 S1-MOSFET串叠连接，就在栅极端子10和漏极端子11之间不存在直接寄生的p_n结，所以栅极端子10和漏极端子11间的寄生电容小。但是，在本实施方式涉及的氮化物半导体器件100中，如上所述，GaN-HFETlOl的背面电极I与Si_M0SFET102的栅电极7a电连接。即， GaN-HFETlOl的p型Si基板2与Si_M0SFET102的栅电极7a电连接。因此，如图2所示，氮化物半导体器件100直接在栅极端子10和漏极端子11之间具有GaN-HFETlOl中的p-η结引起的寄生电容Cs。
该寄生电容Cs为氮化物半导体器件100的栅漏间电容CeD。可以通过外部栅极电阻来控制寄生电容Cs的充放电，所以在本实施方式涉及的氮化物半导体器件100中，可以抑制开关引起的噪声的发生。以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
并且，通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，静电电容Cs的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dv/dt不依存于电压而一定，静电电容Cs成为理想的缓冲(SNUB)电容。如以上那样，AlGaN缓冲层3和GaN沟道层 4以未掺杂来形成是优选的。
(第2实施方式)
使用图3来说明第2实施方式涉及的氮化物半导体器件。图3是本实施方式涉及的氮化物半导体器件200的要部等价电路。并且，对与第I实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第I实施方式不同之处。
本实施方式涉及的氮化物半导体器件200与第I实施方式涉及的氮化物半导体器件100同样，一部分具有如图1所示的GaN-HFETlOl。再者，氮化物半导体器件200与第 I实施方式涉及的氮化物半导体器件100同样，如图3所示，将GaN-HFETlOl与常关型的 S1-M0SFET102串叠连接。即，本实施方式涉及的氮化物半导体器件100具备GaN-HFETlOU S1-M0SFET102、源极端子9、栅极端子10及漏极端子11。
GaN-HFETlOl的背面电极I与Si_M0SFET102的源电极6a电连接。在这点上，本实施方式涉及的氮化物半导体器件200与第I实施方式涉及的氮化物半导体器件100不同。 由此，GaN-HFETlOl中的p型Si基板2经由背面电极I而与Si_M0SFET102的源电极6a电连接。其结果，在本实施方式涉及的氮化物半导体器件200的源极端子9和漏极端子11之间，设有GaN-HFETlOl的寄生电容Cs，寄生电容Cs为氮化物半导体器件200的源漏间电容 Csd。
串叠连接的情况下，GaN-HFETlOl的栅源间电压相当于Si_M0SFET102的源漏间电压。漏极端子11的电压变化由GaN-HFETlOl的源漏间电容与Si_M0SFET102的源漏间电容的串联连接决定时，GaN-HFETlOl的栅源间电压也对应于漏极端子11的电压发生变化。因此，由于寄生电感的影响，GaN-HFETlOl容易振荡。即，在氮化物半导体器件200中，开关噪声变得容易发生。与之相对，在如图3所示的构造中，漏极端子11的电压变化由静电电容Cs决定。其结果，S1-M0SFET102的源漏间电压和与之同等的GaN-HFETlOl的栅源间电压稳定。因此，本实施方式涉及的氮化物半导体器件200抑制了开关噪声的发生。以上，在本发明的实施方式中，也可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。(第3实施方式)使用图4来说明第3实施方式涉及的氮化物半导体器件。图4是本 实施方式涉及的氮化物半导体器件300的要部示意剖面图。并且，对与第I实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第I实施方式的不同之处。本实施方式涉及的氮化物半导体器件300具备如图4所示的GaN_HFET301。在本实施方式涉及的氮化物半导体器件300中，GaN-HFET301不与S1-MOSFET串叠连接而以单体来使用。而且，GaN-HFET301的栅电极7与背面电极I电连接。以上之处，本实施方式涉及的氮化物半导体器件300与第I实施方式涉及的氮化物半导体器件100不同，本实施方式涉及的GaN-HFET301与第I实施方式涉及的GaN-HFETlOl不同。在本实施方式涉及的氮化物半导体器件300中，GaN-HFET301的源电极6、栅电极7及漏电极8分别与未图示的源极端子、栅极端子及漏极端子连接。本实施方式涉及的GaN-HFET301与第I实施方式涉及的GaN-HFETlOl同样进行常开型的动作。栅电极7与背面电极I电连接，所以本实施方式涉及的GaN_HFET301在栅电极7和漏电极8之间具有寄生电容Cs作为栅漏电容CeD。因此，在本实施方式涉及的氮化物半导体器件300中，可以通过与外部连接的栅极电阻来控制寄生电容Cs的充放电，抑制开关噪声的发生。而且，栅电极7与背面电极I电连接，所以背面电极I对于栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极8和背面电极I之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌(collapse)现象被抑制。而且，与第I实施方式同样，在GaN-HFET为单体的情况下，也可以通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容Cs的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容Cs为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。并且，在本实施方式中，对GaN_HFET301不与S1-MOSFET串叠连接而是以单体来使用的情况进行了说明。但是，与第I实施方式同样，如图2或者图3所示，GaN-HFET301与S1-MOSFET串叠连接来使用，虚拟地提供常关型的氮化物半导体器件也是可能的。但是，这种情况下，GaN-HFET301的背面电极I如图2或者图3那样，无需与S1-MOSFET的栅电极7a或者源电极6a另外电连接。(第4实施方式)使用图5来说明第4实施方式涉及的氮化物半导体器件。图5是本实施方式涉及的氮化物半导体器件400的要部示意剖面图。并且，对第3实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第3实施方式的不同之处。
本实施方式涉及的氮化物半导体器件400具备如图5所示的GaN_HFET401。在本实施方式涉及的氮化物半导体器件400中，与第3实施方式同样，GaN-HFET401不与 S1-MOSFET串叠连接而以单体来使用。
但是，本实施方式涉及的GaN_HFET401在栅电极7和AlGaN势垒层5之间具备 P-GaN层12。P-GaN层12分别与栅电极7及AlGaN势垒层5电连接。在这点上，本实施方式涉及的GaN-HFET401与第3实施方式涉及的GaN_HFET301不同，本实施方式涉及的氮化物半导体器件400与第3实施方式涉及的氮化物半导体器件300不同。
在本实施方式涉及的GaN_HFET401中，通过ρ-GaN层12和AlGaN势垒层5的p_n 结，耗尽层在AlGaN势垒层5中变宽。其结果，在AlGaN势垒层5的ρ-GaN层12正下方的部分，压电极化引起的电场被抵消，而且，产生P型掺杂剂引起的内置电势。由此，在AlGaN 势垒层5和GaN沟道层4的界面形成的二维电子气体，在栅电极7正下方的部分消失。即， 在栅电极7上未相对于源电极6施加正的电压的状态下，将源电极6和漏电极8连接的沟道在栅电极7的正下方断绝，所以本实施方式涉及的GaN-HFET401进行常关型的动作。
并且，在本实施方式中，使用ρ-GaN层12进行了说明。但是，使用p_AlGaN层、 P-1nGaN层来代替ρ-GaN层也同样，GaN_HFET401进行常关型的动作。
本实施方式涉及的GaN_HFET401与第3实施方式涉及的GaN_HFET301同样，栅电极7与背面电极I电连接。因此，本实施方式涉及的GaN-HFET401在栅电极7和漏电极8 之间具有寄生电容Cs作为栅漏电容CeD。因此，在本实施方式涉及的氮化物半导体器件400， 可以通过与外部连接的栅极电阻来控制寄生电容Cs的充放电，所以可以抑制开关噪声的发生。
而且，栅电极7与背面电极I电连接，所以背面电极I对栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极7和背面电极I之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌现象被抑制。
而且，与第I实施方式同样，在GaN-HFET为单体的情况下，也可以通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容Cs的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容Cs为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
(第5实施方式)
使用图6来说明第5实施方式涉及的半导体器件。图6是本实施方式涉及的氮化物半导体器件500的要部示意剖面图。并且，对与第4实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第4实施方式的不同之处。
本实施方式涉及的氮化物半导体器件500具备如图6所示的GaN_HFET501。在本实施方式涉及的氮化物半导体器件500中，与第4实施方式同样，GaN-HFET501不与 S1-MOSFET串叠连接而以单体来使用。
但是，本实施方式涉及的GaN_HFET501在栅电极7和AlGaN势垒层5之间具备栅极绝缘膜13。再者，在GaN-HFET501中，AlGaN势垒层5形成为与在栅电极7的正下方的部分处不存在栅电极7的部分相比较，叠层方向(与GaN势垒层的第I表面垂直的方向)的厚度变薄。换而言之，AlGaN势垒层5具有从与GaN沟道层4相反一侧的表面朝向其内部的凹部，栅电极7隔着栅极绝缘膜13而形成在该凹部内。栅电极7通过栅极绝缘膜13而与AlGaN势垒层5绝缘。在这点上，本实施方式涉及的GaN_HFET501与第4实施方式涉及的GaN-HFET401不同，本实施方式涉及的氮化物半导体器件500与第4实施方式涉及的氮化物半导体器件400不同。在本实施方式涉及的GaN_HFET501中，在栅电极7的正下方处的AlGaN势垒层5的厚度，比未形成栅电极7的部分还薄。AlGaN势垒层5的厚度越薄，则AlGaN/GaN的晶格不匹配引起的失真量就越少，所以压电极化弱。AlGaN势垒层5的栅电极7正下方的部分的厚度，以基本不形成压电极化引起的二维电子气体的程度而很薄地形成。因此，在栅电极上 不相对于源电极施加正的电压的状态下，将源电极6和漏电极8连接的沟道在栅电极7的正下方断绝，所以本实施方式涉及的GaN-HFET501进行常关型的动作。本实施方式涉及的GaN_HFET501与第4实施方式涉及的GaN_HFET401同样，栅电极7与背面电极I电连接。因此，本实施方式涉及的GaN-HFET501在栅电极7和漏电极8之间具有寄生电容Cs作为栅漏电容CeD。因此，在本实施方式涉及的氮化物半导体器件500中，可以通过与外部连接的栅极电阻来控制寄生电容Cs的充放电，所以可以抑制开关噪声的发生。而且，栅电极7与背面电极I电连接，所以背面电极I对栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极7和背面电极I之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌现象被抑制。而且，与第I实施方式同样，在GaN-HFET为单体的情况下，也可以通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容Cs的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容Cs成为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。(第6实施方式)使用图7来说明第6实施方式涉及的半导体器件。图7是本实施方式涉及的氮化物半导体器件600的要部示意剖面图。并且，对与第5实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第5实施方式的不同之处。本实施方式涉及的氮化物半导体器件600具有如图7所示的GaN_HFET601。在本实施方式涉及的氮化物半导体器件600中，与第5实施方式同样，GaN-HFET601不与S1-MOSFET串叠连接而以单体来使用。但是，本实施方式涉及的GaN_HFET601在栅电极7和AlGaN势垒层5之间具备栅极绝缘膜13。再者，在GaN-HFET601中，AlGaN势垒层5不存在于栅电极7的正下方的部分，具备与GaN沟道层4相通的开口部。换而言之，GaN-HFET601具有从AlGaN势垒层5的与GaN沟道层4相反一侧的表面贯穿AlGaN势垒层5并到达GaN沟道层中的凹部，栅电极7隔着栅极绝缘膜13而形成在该凹部内。凹部的底部形成于GaN沟道层4。栅电极7隔着栅极绝缘膜13而与GaN沟道层4对置地形成。栅电极7通过栅极绝缘膜13而与AlGaN势垒层5及GaN沟道层4绝缘。在这点上，本实施方式涉及的GaN-HFET601与第5实施方式涉及的GaN-HFET501不同，本实施方式涉及的氮化物半导体器件600与第5实施方式涉及的氮化物半导体器件500不同。
在本实施方式涉及的GaN_HFET601中，在栅电极7的正下方不存在AlGaN势垒层 5。S卩，不存在AlGaN/GaN的异种界面。因此，在栅电极7正下方的GaN沟道层4和栅极绝缘膜13的界面，不形成AlGaN势垒层5的压电极化引起的2次元电子气体。其结果，在栅电极上不相对于源电极施加正的电压的状态下，将源电极6和漏电极8连接的沟道在栅电极7的正下方处断绝，所以本实施方式涉及的GaN-HFET601进行常关型的动作。
本实施方式涉及的GaN_HFET601与第5实施方式涉及的GaN_HFET501同样，栅电极7与背面电极I电连接。因此，本实施方式涉及的GaN-HFET601在栅电极7和漏电极8 之间具有寄生电容Cs作为栅漏电容CeD。因此，在本实施方式涉及的氮化物半导体器件600 中，可以通过与外部连接的栅极电阻来控制寄生电容Cs的充放电，所以可以抑制开关噪声 的发生。
而且，栅电极7与背面电极I电连接，背面电极I对栅电极7起到场板电极的作用。 其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极7和背面电极I之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌现象被抑制。
而且，与第I实施方式同样，在GaN-HFET为单体的情况下，也可以通过未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容Cs的大小不依存于施加电压就能基本一定。 由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容Cs为理想的缓冲电容。 如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
以上，以将AlGaN用于势垒层、将GaN用于沟道层为例，说明了本发明的各实施方式。但是，不限于此，即使是将GaN用于势垒层、将InGaN用于沟道层的情况，将AlN用于势垒层、将AlGaN用于沟道层的情况，或者，将InAlN用于势垒层、将GaN用于沟道层的情况等，上述各实施方式也能实施。
虽然说明了本发明的几个实施方式，但这些实施方式只是作为例子而提示的，无意于限定发明的范围。这些新的实施方式，能以其他各种形态实施，在不脱离发明的要旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变化，都包含在发明的范围和要旨内，而且包含在与权利要求所记载的发明等同的范围内。
权利要求
1.一种氮化物半导体器件，其特征在于，具备第I半导体层，具有第I表面和与上述第I表面相反一侧的第2表面，由未掺杂的 AlxGahN构成，其中，O彡X < 1，第2半导体层，与上述第I表面直接接合，由未掺杂或者η型的AlyGa1J构成，其中，O<y ^ I, X < y,导电性基板，设置在上述第I半导体层的上述第2表面侧，与上述第I半导体层电连接，第I电极，和上述第2半导体层的与上述第I半导体层相反一侧的表面电连接而设置， 第2电极，与上述第2半导体层的上述表面电连接而设置，控制电极，设置于在述第I电极和上述第2电极之间的上述第2半导体层的上述表面上，及背面电极，和上述导电性基板的与上述第I半导体层相反一侧的表面电连接；上述第I电极与由Si形成的MOSFET的漏电极电连接，上述控制电极与上述MOSFET的源电极电连接，上述导电性基板具有P型的导电型，经由上述背面电极而与上述MOSFET的上述栅电极电连接，还具备第I端子，与上述第2电极电连接，第2端子，与上述MOSFET的上述栅电极电连接，及第3端子，与上述MOSFET的上述源电极电连接。
2.一种氮化物半导体器件，其特征在于，具备第I半导体层，具有第I表面和与上述第I表面相反一侧的第2表面，由未掺杂的 AlxGahN构成，其中，O彡X < 1，第2半导体层，与上述第I表面直接接合，由未掺杂或者η型的AlyGa1J构成，其中，O<y ^ I, X < y,导电性基板，设置在上述第I半导体层的上述第2表面侧，与上述第I半导体层电连接，第I电极，和上述第2半导体层的与上述第I半导体层相反一侧的表面电连接而设置，第2电极，与上述第2半导体层的上述表面电连接而设置，及控制电极，设置于在述第I电极和上述第2电极之间的上述第2半导体层的上述表面上；上述第I电极与由Si形成的MOSFET的漏电极电连接，上述控制电极与上述MOSFET的源电极电连接，上述导电性基板与上述MOSFET的栅电极电连接。
3.如权利要求2记载的氮化物半导体器件，其中，还具备和上述导电性基板的与上述第I半导体层相反一侧的表面电连接的背面电极， 上述导电性基板经由上述背面电极而与上述MOSFET的上述栅电极电连接。
4.如权利要求3记载的氮化物半导体器件，其中，上述导电性基板具有P型的导电型。
5.如权利要求2记载的氮化物半导体器件，其中，还具备第I端子，与上述第2电极电连接，第2端子，与上述MOSFET的上述栅电极电连接，及第3端子，与上述MOSFET的上述源电极电连接。
6.如权利要求5记载的氮化物半导体器件，其中，上述导电性基板具有P型的导电型。
7.如权利要求2记载的氮化物半导体器件，其中，上述导电性基板具有P型的导电型。
8.如权利要求7记载的氮化物半导体器件，其中，还具备和上述导电性基板的与上述第I半导体层相反一侧的表面电连接的背面电极， 上述导电性基板经由上述背面电极而与上述控制电极电连接。
9.如权利要求7记载的氮化物半导体器件，其中，在上述控制电极和上述第I半导体层之间存在上述第2半导体层，还具备第3半导体层，该第3半导体层设置在上述控制电极和上述第2半导体层之间、 且由P型的AlzGa1=N构成，其中，O彡z彡I。
10.如权利要求7记载的氮化物半导体器件，其中，在上述控制电极和上述第I半导体层之间存在上述第2半导体层，在与上述第I半导体层的上述第I表面垂直的方向上，上述第2半导体层的上述控制电极下的部分的厚度比上述部分以外的上述第2半导体层的部分还薄。
11.如权利要求7记载的氮化物半导体器件，其中，上述控制电极隔着绝缘膜，设置在贯穿上述第2半导体层、且在底部露出了上述第I半导体层的凹部内。
12.—种氮化物半导体器件，其特征在于，具备第I半导体层，具有第I表面和与上述第I表面相反一侧的第2表面，由未掺杂的 AlxGahN构成，其中，O彡X < 1，第2半导体层，与上述第I表面直接接合，由未掺杂或者η型的AlyGa1J构成，其中，O < y ^ I, X < y,导电性基板，设置在上述第I半导体层的上述第2表面侧，与上述第I半导体层电连接，第I电极，和上述第2半导体层的与上述第I半导体层相反一侧的表面电连接而设置， 第2电极，与上述第2半导体层的上述表面电连接而设置，控制电极，设置于在述第I电极和上述第2电极之间的上述第2半导体层的上述表面上，及背面电极，和上述导电性基板的与上述第I半导体层相反一侧的表面电连接，上述第I电极与由Si形成的MOSFET的漏电极电连接，上述控制电极与上述MOSFET的源电极电连接，上述导电性基板具有P型的导电型，经由上述背面电极而与上述MOSFET的上述源电极电连接，还具备第I端子，与上述第2电极电连接，第2端子，与上述MOSFET的上述栅电极电连接，及第3端子，与上述MOSFET的上述源电极电连接。
13.一种氮化物半导体器件，其特征在于，具备第I半导体层，具有第I表面和与上述第I表面相反一侧的第2表面，由未掺杂的 AlxGahN构成，其中，O彡X < 1，第2半导体层，与上述第I表面直接接合，由未掺杂或者η型的AlyGa1J构成，其中，O<y ^ I, X < y,导电性基板，设置在上述第I半导体层的上述第2表面侧，与上述第I半导体层电连接，第I电极，和上述第2半导体层的与上述第I半导体层相反一侧的表面电连接而设置，第2电极，与上述第2半导体层的上述表面电连接而设置，及控制电极，设置于在述第I电极和上述第2电极之间的上述第2半导体层的上述表面上，上述第I电极与由Si形成的MOSFET的漏电极电连接，上述控制电极与上述MOSFET的源电极电连接，上述导电性基板与上述MOSFET的源电极电连接。
14.如权利要求13记载的氮化物半导体器件，其中，还具备和上述导电性基板的与上述第I半导体层相反一侧的表面电连接的背面电极， 上述导电性基板经由上述背面电极而与上述MOSFET的上述源电极电连接。
15.如权利要求14记载的氮化物半导体器件，其中，上述导电性基板具有P型的导电型。
16.如权利要求13记载的氮化物半导体器件，其中，还具备第I端子，与上述第2电极电连接，第2端子，与上述MOSFET的上述栅电极电连接，及第3端子，与上述MOSFET的上述源电极电连接。
17.如权利要求13记载的氮化物半导体器件，其中，上述导电性基板具有P型的导电型。
18.一种氮化物半导体器件，其特征在于，具备第I半导体层，具有第I表面和与上述第I表面相反一侧的第2表面，由未掺杂的 AlxGahN构成，其中，O彡X < 1，第2半导体层，与上述第I表面直接接合，由未掺杂或者η型的AlyGa1J构成，其中，O<y ^ I, X < y,P型的导电性基板，设置在上述第I半导体层的上述第2表面侧，与上述第I半导体层电连接，第I电极，和上述第2半导体层的与上述第I半导体层相反一侧的表面电连接而设置， 第2电极，与上述第2半导体层的上述表面电连接而设置，及控制电极，设置于在上述第I电极和上述第2电极之间的上述第I半导体层上，上述控制电极与上述导电性基板电连接。
全文摘要
本发明的实施方式的氮化物半导体器件，具备由AlxGa1-xN构成的第1半导体层(4)，其中，0≤x＜1；由AlyGa1-yN构成的第2半导体层(5)，其中，0＜y≤1，x＜y；导电性基板(2)；第1电极(6)；第2电极(8)；及控制电极(7)。第2半导体层与第1半导体层直接接合。第1半导体层与导电性基板电连接。第1电极及第2电极与第2半导体层的表面电连接。控制电极设置于在第1电极和第2电极之间的第2半导体层的上述表面上。第1电极与Si-MOSFET102的漏电极(8a)电连接。控制电极与上述MOSFET的源电极(6a)电连接。导电性基板与上述MOSFET的栅电极(7a)电连接。
文档编号H01L29/778GK103000682SQ20121006123
公开日2013年3月27日 申请日期2012年3月9日 优先权日2011年9月12日
发明者斋藤涉, 齐藤泰伸, 藤本英俊, 吉冈启, 大野哲也 申请人:株式会社东芝