专利名称：成长低应力igbt沟槽型栅极的方法
技术领域：
本发明涉及半导体集成电路领域，特别是涉及一种成长低应力IGBT (绝缘栅双极型晶体管)沟槽型栅极的方法。
背景技术：
在半导体各类器件结构中，沟槽式晶闸管由于其特殊的通道特性和电学特征被广泛运用于各类功率器件，特别是IGBT器件。由于沟槽式晶闸管独特的高压高电流的工作环境，要求其具有较大尺寸的沟槽栅极。随着终端客户对器件的性能要求的提升，器件所需要的沟槽愈来愈深，由此带来的沟槽式栅极的应力愈发突出。严重的应力将导致硅片翘曲度增加，导致整个IGBT工艺流程特别是光刻设备面临传送难题，甚至可能导致硅片无法流片或发生碎片事件。现有的沟槽型栅极制作方法是，在沟槽内和沟槽两侧的上端面成长一层IGBT沟槽栅极氧化层，然后在沟槽内一次性沉积多晶硅，填充沟槽作为栅极。由于多晶硅本身具有很大的正压力，导致硅片翘曲度很差，使得后续工艺流程存在非常严重的传送碎片风险。参见
图1、2所示，采用现有工艺方法形成的沟槽型栅极由于没有应力缓冲层的存在，导致多晶硅的正应力没有地方可以释放或缓解，使得硅片将翘曲很厉害。IGBT工艺流程曲率半径见下表I。在硅片流片过程中，在栅极多晶硅成膜前，硅片曲率半径都很大，即硅片很平坦，但在多晶硅成膜后，将使得曲率半径变得很小，即硅片翘曲得很厉害，随着后续工艺应力的累积，硅片到达最后金属层时，曲率半径变得非常小，即硅片翘曲得非常厉害，导致后续光刻传送问题。
权利要求
1.一种成长低应力绝缘栅双极型晶体管IGBT沟槽型栅极的方法，包括如下步骤 第一步，在沟槽内和沟槽两侧的硅片上端面上成长一层沟槽栅极氧化层，在该沟槽栅极氧化层上沉积一层较薄的多晶硅层，并保证沟槽还有很大的空间没有填充，之后进行多晶硅部分回刻，打开沟槽开口 ；其特征在于，还包括 第二步，在所述多晶硅层上成膜一缓冲层； 第三步，对所述缓冲层进行回刻，仅保留沟槽侧壁的缓冲层； 第四步，沉积器件所需要膜厚的栅极多晶硅，完成沟槽的填充。
2.如权利要求1所述的方法，其特征在于第一步中所述较薄的多晶硅层厚度为I (K) IOOOOA，优选为IOOOA。
3.如权利要求1所述的方法，其特征在于实施第二步时，所述缓冲层采用二氧化硅膜；所述缓冲层的成膜温度为500 750°C，优选为680°C ;所述缓冲层的成膜压力为10 1000帕，优选为60帕。
4.如权利要求1所述的方法，其特征在于实施步骤一沉积较薄的多晶硅层和实施步骤四沉积栅极多晶硅时的温度为450 470°C ;当采用低压化学汽相淀积LPCVD炉管沉积多晶硅时温度为530°C。
5.如权利要求1或4所述的方法，其特征在于实施步骤一沉积较薄的多晶硅层和实施步骤四沉积栅极多晶硅时的压力为10 1000帕；当采用低压化学汽相淀积LPCVD炉管沉积多晶硅时压力为25帕。
6.如权利要求1所述的方法，其特征在于所述第一步至第四步根据情况可多次循环执行，多次循环执行时的次数为2 10次。
全文摘要
本发明公开了一种成长低应力IGBT沟槽型栅极的方法，第一步，在沟槽内和沟槽两侧的硅片上端面上成长一层沟槽栅极氧化层，在该沟槽栅极氧化层上沉积一层较薄的多晶硅层，并保证沟槽还有很大的空间没有填充，之后进行多晶硅部分回刻，打开沟槽开口；第二步，在所述多晶硅层上成膜一缓冲层；第三步，对所述缓冲层进行回刻，仅保留沟槽侧壁的缓冲层；第四步，沉积器件所需要膜厚的栅极多晶硅，完成沟槽的填充。本发明能有效降低硅片面内应力，且不会影响器件的电学性能。
文档编号H01L21/285GK103035498SQ201210146128
公开日2013年4月10日 申请日期2012年5月11日 优先权日2012年5月11日
发明者成鑫华, 李琳松, 肖胜安, 孙勤, 孙娟, 袁苑 申请人:上海华虹Nec电子有限公司