专利名称：提高静态随机存储器写入冗余度的方法
技术领域：
本发明涉及半导体制备技术领域，更确切的说，本发明涉及一种提高静态随机存储器写入冗余度的方法、以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。
背景技术：
静态随机存储器(SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图I所示的是一个90纳米以下的通常的静态随机存储器单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域I所标示出来的为控制管(Pass Gate),该器件为一 NMOS器件，区域2所标示出来的为下拉 管(Pull Down M0S)，该器件同样为一 NMOS器件，区域3所标示出来的为上拉管(Pull UpM0S),该器件为一 PMOS器件。写入冗余度(Write Margin)是衡量静态随机存储器单元写入性能的一个重要参数，图2是一个静态随机存储器器件在写入时的工作示意图，图中4为控制管，5为下拉管，6为上拉管，假设节点7存储数据为低电位(即存储数据为“0”)，相应的，节点8存储数据为高电位(即存储数据为“I”)。现在以向节点7写入高电位而节点8写入低电位为例，在写入动作前，位线9会被预充到高电位，位线10会被预充电到低电位，写入动作开始时，字线11打开，由于节点7初始存储的数据为低电位，所以初始状态时，上拉管6打开而下拉管5关闭。由于上拉管6和控制管4都是打开的，所以节点8的电位不再是“1”，而是位于某一中间电位。该中间电位由上拉管6和控制管4的等效电阻所决定。为了完成写入动作，节点8的中间电位必须小于一定数值，即控制管4和上拉管6的等效电阻的比例必须要小于一定数值，中间电位值越低，静态随机存储器单元的写入冗余度就越大。如果增大上拉管6的等效电阻，就可以降低节点8的中间电位，从而增大静态随机存储器单元的写入冗余度。随着工艺代的进步，特别是在65纳米以下工艺代中，会采用通孔刻蚀停止层应力处理(工程)来提高CMOS器件性能。对于NMOS器件，沟道中的张应力，会对提高NMOS器件的电子迁移率有益，因此可以采用产生张应力的通孔刻蚀停止层的应力工程。但是，沟道中的张应力会降低PMOS器件的空穴迁移率，为解决这一问题，工艺中可采用锗等元素离子，对PMOS器件区域的通孔刻蚀停止层进行轰击，以释放PMOS器件区域的张应力。这样，即可以使NMOS器件的电子迁移率得到改善，又可以消除张应力对PMOS器件的负面影响。特别的，对于SRAM中的上拉管6，由于其为一 PMOS器件，所以通常工艺中会对其通孔刻蚀停止层采用锗等元素的离子轰击，释放上拉管6沟道中的张应力。但是，根据现有技术的静态随机存储器制造方法所制造的静态随机存储器的写入冗余度并不是特别理想，所以，希望能够提供一种可有效提高静态随机存储器写入冗余度的方法
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可有效提高静态随机存储器写入冗余度的方法、以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。根据本发明的第一方面，提供了一种提高静态随机存储器写入冗余度的方法，其特征在于包括在采用张应力通孔刻蚀停止层应力处理时，在消除PMOS器件区域的张应力的元素离子注入工艺步骤中，除了采用光刻胶覆盖NMOS器件之外，还采用附加的光刻胶将上拉管区域覆盖，使得元素离子不会对上拉管区域的通孔刻蚀停止层进行注入，从而保持了上拉管沟道之中的张应力。优选地，所述元素离子是锗元素离子。优选地，所述提高静态随机存储器写入冗余度的方法用于45nm及以下静态随机存储器制备处理。
优选地，所述提高静态随机存储器写入冗余度的方法是通过逻辑运算实现的。根据本发明的第二方面，提供了一种静态随机存储器制造方法，其采用了根据本发明的第一方面所述的提高静态随机存储器写入冗余度的方法。根据本发明，由于保持了上拉管沟道之中的张应力，所以降低了上拉管器件的载流子迁移率，从而增大了上拉管的等效电阻。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了通常的静态随机存储器单元的版图结构。图2示意性地示出了静态随机存储器单元的电路结构。图3示意性地示出了现有技术中释放PMOS器件和上拉管区域的张应力示意图。图4示意性地示出了采用了根据本发明优选实施例的提高静态随机存储器写入冗余度的方法的释放PMOS器件区域的张应力的示意图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。在根据本发明优选实施例的提高静态随机存储器写入冗余度的方法中，例如通过逻辑运算(Logic Operation),在采用张应力通孔刻蚀停止层应力处理时,在消除PMOS器件区域的张应力的元素离子(例如，锗等元素离子)注入工艺步骤中，除了采用光刻胶PRl覆盖NMOS器件之外，采用附加的光刻胶将上拉管6区域覆盖，使得锗等元素离子不会对上拉管6区域的通孔刻蚀停止层进行注入，从而保持了上拉管6沟道之中的张应力，降低了上拉管6器件的载流子迁移率，增大了上拉管6的等效电阻，在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。图3为通常工艺中释放PMOS器件区域张应力的示意图。如图3所示，对于晶圆衬底100上的器件，仅仅NMOS器件被光刻胶PRl覆盖，图中PMOS器件和上拉管6 (同样为一PMOS器件)区域被打开(即，未被光刻胶覆盖)，PMOS器件和上拉管6区域的通孔刻蚀停止层会进行锗等元素的离子注入(如图3所示的向下的箭头所示)，所以在器件沟道中，NMOS器件是张应力Fl，PMOS器件中的张应力F2和上拉管6沟道中的张应力F3被释放。图4为本发明中释放 PMOS器件区域的张应力的示意图。如图4所示，对于晶圆衬底100上的器件，在采用张应力通孔刻蚀停止层应力处理时，在消除PMOS器件区域的张应力的锗等元素离子注入工艺(如图4所示的向下的箭头所示)步骤中(换言之，在PMOS器件区域进行锗等元素的离子注入时)，除了 NMOS器件被光刻胶PRl覆盖之外，上拉管6区域也被附加的光刻胶PR2所覆盖，不会进行锗等元素的离子注入。由此，NMOS器件是张应力Fl，PMOS器件中的张应力F2被释放，同时上拉管6沟道中的张应力F 3得以保持；上拉管6的空穴迁移率得到降低，从而增大了上拉管6的有效电阻，提高了随机存储器的写入冗余度。需要说明的是，虽然上述实施例采用了锗元素离子为示例说明了本发明，但是本发明并不限于此，而是可以采用其它适当的元素离子。例如，优选地，本发明的上述实施例可应用在45nm及以下静态随机存储器制备工艺中，以提闻其与入几余度。此外，根据本发明的另一优选实施例，本发明还提供了一种采用了上述提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。总体上来说，根据本发明的提高静态随机存储器写入冗余度的方法以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法至少还具有如下技术效果I.不增加现有工艺步骤。2.当采用张应力通孔刻蚀停止层应力处理时，在消除PMOS器件区域的张应力的锗等元素离子注入工艺步骤中，采用光刻胶将上拉管6区域覆盖，使得锗等元素离子不会对上拉管6区域的通孔刻蚀停止层进行注入，从而保持了上拉管6沟道之中的张应力，降低了上拉管6器件的载流子迁移率，增大了上拉管6的等效电阻；并且，上述过程可采用通过逻辑运算实现。3.在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种提高静态随机存储器写入冗余度的方法，其特征在于包括在采用张应カ通孔刻蚀停止层应カ处理时，在消除PMOS器件区域的张应カ的元素离子注入エ艺步骤中，除了采用光刻胶覆盖NMOS器件之外，还采用附加的光刻胶将上拉管区域覆盖，使得元素离子不会对上拉管区域的通孔刻蚀停止层进行注入，从而保持了上拉管沟道之中的张应力。
2.根据权利要求I所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述元素离子是锗元素离子。
3.根据权利要求I或2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述提高静态随机存储器写入冗余度的方法用于45nm及以下静态随机存储器制备处理。
4.根据权利要求I或2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述提高静态随机存储器写入冗余度的方法是通过逻辑运算实现的。
5.一种静态随机存储器制造方法，其特征在于采用了根据权利要求I至4之一所述的提高静态随机存储器写入冗余度的方法。
全文摘要
本发明提供了一种提高静态随机存储器写入冗余度的方法。根据本发明的提高静态随机存储器写入冗余度的方法包括在采用张应力通孔刻蚀停止层应力处理时，在消除PMOS器件区域的张应力的元素离子注入工艺步骤中，除了采用光刻胶覆盖NMOS器件之外，还采用附加的光刻胶将上拉管区域覆盖，使得元素离子不会对上拉管区域的通孔刻蚀停止层进行注入，从而保持了上拉管沟道之中的张应力。根据本发明，由于保持了上拉管沟道之中的张应力，所以降低了上拉管器件的载流子迁移率，从而增大了上拉管的等效电阻。
文档编号H01L21/266GK102683188SQ201210145500
公开日2012年9月19日 申请日期2012年5月10日 优先权日2012年5月10日
发明者俞柳江 申请人:上海华力微电子有限公司