用于静电保护的高压nldmos结构的制作方法
【专利摘要】本发明公开了一种用于静电保护的高压NLDMOS结构，包括一N型LDMOS，形成于一硅衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区；所述漏区的有源区内由N型有源区与P型有源区沿长度方向相间排布；所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布；所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。本发明通过改变源区上靠近栅极的P+扩散区的宽度，能够有效调整触发电流和骤回电压。本发明用于高压静电保护，既可以有效地提高LDMOS的抗闩锁能力，又能够保证其静电防护能力不受影响。
【专利说明】用于静电保护的高压NLDMOS结构
【技术领域】
[0001]本发明涉及一种半导体器件的静电保护结构，具体涉及一种用于静电保护的高压NLDMOS 结构。
【背景技术】
[0002]现有的用于静电保护的高压NLDM0S(N型横向扩散金属场效应管)结构如图1所示，在静电发生下，ESD(静电释放)正电荷从输出入焊垫进入漏极后，会抬高N-扩散区的电位，发生雪崩击穿；击穿电流通过P阱中的P+扩散区引出，同时抬高P阱的电位，导致寄生三极管导通。该寄生三极管是由漏极的N-扩散区、源极的N+扩散区以及其沟道下的高压P阱组成的横向三极管。寄生三极管会开启泻流，但其泄流能力不如图2所示的在漏极插入了 P+扩散区的LDMOS结构。但是，图2结构的开启电流较低，对防闩锁效应不利。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种用于静电保护的高压NLDMOS结构，它可以解决高压静电保护和拴锁的问题。
[0004]为解决上述技术问题，本发明用于静电保护的高压NLDMOS结构的技术解决方案为:
[0005]包括一 N型LDM0S,形成于一娃衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区；所述漏区的有源区内由N型有源区与P型有源区沿长度方向相间排布；所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布；所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。
[0006]所述共源区内的P型有源区的宽度在0.3?IOOum之间。
[0007]所述漏区包括形成于N型埋层中的高压N阱，高压N阱内形成有N-注入区，N-注入区内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；N型有源区沿宽度方向上能够完全包围住P型有源区。
[0008]所述共源区包括形成于N型埋层中的高压P阱，高压P阱内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；P型有源区沿宽度方向上能够完全包围住N型有源区。
[0009]所述源区为N+有源区。
[0010]所述N型有源区为N+注入区；所述P型有源区为P+注入区。
[0011 ] 所述N型LDMOS的最外侧是漏区。
[0012]本发明可以达到的技术效果是:
[0013]本发明通过改变源区上靠近栅极的P+扩散区的宽度，能够有效调整触发电流和骤回电压。
[0014]本发明用于高压静电保护，既可以有效地提高LDMOS的抗闩锁能力，又能够保证其静电防护能力不受影响。
【专利附图】
【附图说明】
[0015]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0016]图1是现有技术用于静电保护的高压NLDMOS结构的示意图；
[0017]图2是现有技术用于静电保护的漏极插入P+扩散区的高压NLDMOS结构的示意图；
[0018]图3是本发明用于静电保护的高压NLDMOS结构的示意图；
[0019]图4是图3中的A-A剖面图；
[0020]图5是本发明的等效电路图；
[0021]图6是本发明在实际保护电路的应用示意图。
【具体实施方式】
[0022]如图3所示，本发明用于静电保护的高压NLDMOS结构，包括一 N型LDM0S，形成于一硅衬底上方的N型埋层内#型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区，源区为N+有源区；
[0023]最外侧是LDMOS的漏区；
[0024]漏区的有源区内由N型有源区与P型有源区沿长度方向(即图3中的L向)相间排布；
[0025]共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布，形成P+/N+/P+结构；
[0026]共源区内的P型有源区的宽度在0.3?IOOum之间；
[0027]N型有源区为N+注入区；P型有源区为P+注入区；
[0028]所有的漏极共连接ESD (静电释放)进入端，所有的源极共连接地，所有的栅极共连接信号端。
[0029]如图4所示，处于最外侧的漏区包括形成于N型埋层中的高压N讲，高压N阱内形成有N-注入区，N-注入区内形成有N型有源区，N型有源区内间隔排布有P型有源区(沿长度方向)；沿宽度方向(即图3中的B向)上，N型有源区能够完全包围住P型有源区；
[0030]共源区包括形成于N型埋层中的高压P阱，高压P阱内形成有N型有源区，N型有源区内间隔排布有P型有源区(沿长度方向)；沿宽度方向上，P型有源区能够完全包围住N型有源区。
[0031]当源区上靠近栅极的P+扩散区的宽度(即图3中的W值)增加，会有更多的电流从该P+扩散区吸走，从而提高触发电流；与此同时，N+扩散区的有效面积相应减小，相当于减小了寄生三极管NPN的发射极面积，从而使寄生三极管的硅控整流器的放大效率也相应降低，因此能够提高骤回电压，有利于对闩锁效应的防护。
[0032]本发明的源区为P+/N+/P+结构，改变了图5中等效电路中的P阱等效电阻(Rpw)。如图6所示，使用过程中能够使更多的电流能够从源区上靠近栅极的P+扩散区直接走掉，从而使得此结构的触发电流需要更高，提高了开启电压和电流，有效提高了防闩锁的能力，而且不会影响其承受静电的能力。
[0033]本发明可运用于B⑶(系统数据)工艺电源管理类产品，尤其需要较大开关电流的静电防护应用上。
【权利要求】
1.一种用于静电保护的高压NLDMOS结构,其特征在于:包括一 N型LDM0S,形成于一硅衬底上方的N型埋层内#型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区； 所述漏区的有源区内由N型有源区与P型有源区沿长度方向相间排布； 所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布； 所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。
2.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于:所述共源区内的P型有源区的宽度在0.3?IOOum之间。
3.根据权利要求1或2所述的用于静电保护的高压NLDMOS结构，其特征在于:所述漏区包括形成于N型埋层中的高压N阱，高压N阱内形成有N-注入区，N-注入区内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；N型有源区沿宽度方向上能够完全包围住P型有源区。
4.根据权利要求1或2所述的用于静电保护的高压NLDMOS结构，其特征在于:所述共源区包括形成于N型埋层中的高压P阱，高压P阱内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；P型有源区沿宽度方向上能够完全包围住N型有源区。
5.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于:所述源区为N+有源区。
6.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于:所述N型有源区为N+注入区；所述P型有源区为P+注入区。
7.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于:所述N型LDMOS的最外侧是漏区。
【文档编号】H01L29/78GK103545365SQ201210240391
【公开日】2014年1月29日 申请日期:2012年7月12日 优先权日:2012年7月12日
【发明者】苏庆, 苗彬彬, 王邦磷, 邓樟鹏 申请人:上海华虹Nec电子有限公司