专利名称：功率mosfet芯片的dfn封装结构的制作方法
技术领域：
本发明涉及MOSFET芯片技术领域，具体涉及ー种功率MOSFET芯片的DFN封装结构。
背景技术：
随着电子产品的发展，例如笔记本电脑、手机、迷你CD、掌上电脑、CPU、数码照相机等消费类电子产品越来越向小型化方向发展。随着产品的做小做薄，エIC中的数百万个晶体管所产生的热量如何散发出去就变为ー个不得不考虑的问题。现有技术中，虽然可以通过提升エIC制程能力来降低电压等方式来减小发热量，但是仍然不能避免发热密度増加的趋势。散热问题不解决，会使得エ器件因过热而影响到产品的可靠性，严重地会缩短产品寿命甚至造成产品损毀。
现有技术，如附图I所示是ー种典型的DFN封装结构的剖面示意图，包括芯片900，散热片920、引线框架930、多个导线940，以及包裹上述结构的绝缘胶950。芯片900粘附在散热片920上，引线框架930具有多个相互绝缘的管脚，芯片900表面的焊盘通过导线940连接在引线框架93。相应的管脚上。绝缘胶950将上述结构全部包裹起来，以将其同外界隔离，仅将引线框架930的各个管脚和散热片920与芯片900相対的表面暴露在空气中。引线框架930暴露出来的管脚用于实现被封装的芯片900同外界的电学连接，而散热片920暴露出来的作用在于将芯片900工作时产生的热量通过暴露的表面散发到环境中去；附图ニ为另ー种典型的封装结构，其同样为引脚和散热片分离，且引脚外露，仍然存在体积大而不利于散热的技术问题。
发明内容
本发明目的是提供一种功率MOSFET芯片的DFN封装结构，此DFN封装结构有利于进ー步缩小器件的体积，同时减少封装体中部件的数目；且提升器件MOSFET芯片散热效率，热阻相比现有技术降低75%。为达到上述目的，本发明采用的技术方案是一种功率MOSFET芯片的DFN封装结构，包括MOSFET芯片、环氧树脂层，所述MOSFET芯片上表面设有源极和栅扱，下表面设有漏扱；还包括导电基盘、第一导电焊盘和第二导电焊盘，所述导电基盘由散热区和基盘引脚区组成，此基盘引脚区由若干个相间排列的漏极引脚组成，此漏极引脚一端与散热区端面电连接，所述散热区位于MOSFET芯片正下方且与MOSFET芯片下表面之间通过软焊料层电连接；所述第一导电焊盘和第二导电焊盘位于MOSFET芯片另ー侧，第一导电焊盘和第二导电焊盘均包括焊接区和引脚区，焊接区与引脚区的连接处具有ー折弯部，从而使得焊接区高于引脚区；若干根第一金属线跨接于所述MOSFET芯片的源极与第一导电焊盘的焊接区之间，第二金属线跨接于所述MOSFET芯片的栅极与第二导电焊盘的焊接区之间；所述软焊料层由以下质量百分含量的组分组成铅92. 5%，锡5%，银2. 5%。上述技术方案中进ー步改进的方案如下I、上述方案中，所述第一导电焊盘和第二导电焊盘各自的焊接区与MOSFET芯片位于同一水平面。2、上述方案中，所述第一金属线的数目为至少四根。3、上述方案中，所述第一导电焊盘的引脚区由至少四根源极引脚组成。4、上述方案中，所述第二导电焊盘的引脚区由一根栅极引脚组成。5、上述方案中，所述漏极引脚的数目为四根。由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果· I、本发明DFN封装结构中导电基盘，其同时兼备了现有技术中导电焊盘、散热片和基岛三个部件功能，既有利于进ー步缩小器件的体积，也減少器件中部件的数目，同时由于散热区和基盘引脚区为ー个整体，提高了电性能的稳定性。2、本发明DFN封装结构中导电基盘，其同时兼备了现有技术中导电焊盘、散热片和基岛三个部件功能，所述散热区位于MOSFET芯片正下方且与MOSFET芯片下表面之间通过软焊料层电连接且所述软焊料层由以下质量百分含量的组分组成铅92. 5%，锡5%，银
2.5%，进ー步提高了导电基盘的散热性能。3、本发明DFN封装结构中焊接区与引脚区的连接处具有ー折弯部，从而使得焊接区高于引脚区，并保证了第一、第二导电焊盘的焊接区与MOSFET芯片的栅极在同一水平面，从而有效避免了由于连接栅极的第二金属线较细在使用中容易断的技术缺陷，从而延长了产品的使用寿命并提高了可靠性。4、本发明DFN封装结构中基盘引脚区由若干个相间排列的漏极引脚组成，第一导电焊盘的引脚区由至少四根源极引脚组成，充分考虑到MOSFET芯片漏极和源极相对栅极电流大的差异，从而有利于减少热量的产生，并进ー步提高了电性能指标。
图I为现有技术结构示意图ー；
图2为现有技术结构不意图_.；
图3为本发明功率MOSFET芯片的DFN封装结构示意 图4为附图3中沿A-A线的剖视图。
以上附图中I、MOSFET芯片；2、环氧树脂层；3、导电基盘；31、散热区；32、基盘引脚区；321、漏极引脚；4、第一导电焊盘；5、第二导电焊盘；6、软焊料层；7、焊接区；8、引脚区；
9、折弯部；10、第一金属线；11、第二金属线。
具体实施例方式下面结合实施例对本发明作进ー步描述
实施例I :一种功率MOSFET芯片的DFN封装结构，包括MOSFET芯片I、环氧树脂层2，所述MOSFET芯片上表面I设有源极和栅极，下表面设有漏极，还包括导电基盘3、第一导电焊盘4和第二导电焊盘5，所述导电基盘3由散热区31和基盘引脚区32组成，此基盘引脚区32由若干个相间排列的漏极引脚321组成，此漏极引脚321 —端与散热区31端面电连接，所述散热区31位于MOSFET芯片I正下方且与MOSFET芯片I下表面之间通过软焊料层6电连接；所述第一导电焊盘4和第二导电焊盘5位于MOSFET芯片I另ー侧，第一导电焊盘4和第二导电焊盘5均包括焊接区7和引脚区8，焊接区7与引脚区8的连接处具有ー折弯部9，从而使得焊接区7高于引脚区8 ;若干根第一金属线10跨接于所述MOSFET芯片I的源极与第一导电焊盘4的焊接区7之间，第二金属线11跨接于所述MOSFET芯片I的栅极与第二导电焊盘5的焊接区7之间；所述软焊料层6由以下质量百分含量的组分组成 铅92. 5%,锡 5%,银 2. 5%o上述第一导电焊盘4和第二导电焊盘5各自的焊接区7与MOSFET芯片位于同一水平面。实施例2 : —种功率MOSFET芯片的DFN封装结构，包括MOSFET芯片I、环氧树脂层2，所述MOSFET芯片上表面I设有源极和栅极，下表面设有漏极，还包括导电基盘3、第一导电焊盘4和第二导电焊盘5，所述导电基盘3由散热区31和基盘引脚区32组成，此基盘引脚区32由若干个相间排列的漏极引脚321组成，此漏极引脚321 —端与散热区31端面电连接，所述散热区31位于MOSFET芯片I正下方且与MOSFET芯片I下表面之间通过软焊料层6电连接；所述第一导电焊盘7和第二导电焊盘8位于MOSFET芯片I另ー侧，第一导电焊盘4和第二导电焊盘5均包括焊接区7和引脚区8，焊接区7与引脚区8的连接处具有 一折弯部9，从而使得焊接区7高于引脚区8 ;若干根第一金属线10跨接于所述MOSFET芯片I的源极与第一导电焊盘4的焊接区7之间，第二金属线11跨接于所述MOSFET芯片I的栅极与第二导电焊盘5的焊接区7之间；所述软焊料层6由以下质量百分含量的组分组成铅 92. 5%,锡 5%,银 2. 5%o上述第一金属线10的数目为至少四根。上述第一导电焊盘4的引脚区由至少四根源极引脚组成。上述第二导电焊盘5的引脚区由一根栅极引脚组成。上述漏极引脚321的数目为四根。上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
权利要求
1.一种功率MOSFET芯片的DFN封装结构，包括MOSFET芯片(I)、环氧树脂层(2)，所述MOSFET芯片上表面(I)设有源极和栅极，下表面设有漏极，其特征在于还包括导电基盘(3)、第一导电焊盘(4)和第二导电焊盘(5)，所述导电基盘(3)由散热区(31)和基盘引脚区(32)组成，此基盘引脚区(32)由若干个相间排列的漏极引脚(321)组成，此漏极引脚(321)一端与散热区(31)端面电连接，所述散热区(31)位于MOSFET芯片(I)正下方且与MOSFET芯片(I)下表面之间通过软焊料层(6)电连接；所述第一导电焊盘(4)和第二导电焊盘(5)位于MOSFET芯片(I)另ー侧，第一导电焊盘(4)和第二导电焊盘(5)均包括焊接区(7)和引脚区(8)，焊接区(7)与引脚区(8)的连接处具有一折弯部(9)，从而使得焊接区(7)高于引脚区(8);若干根第一金属线(10)跨接于所述MOSFET芯片(I)的源极与第一导电焊盘(4)的焊接区(7)之间，第二金属线(11)跨接于所述MOSFET芯片(I)的栅极与第二导电焊盘(5)的焊接区(7)之间；所述软焊料层(6)由以下质量百分含量的组分组成铅92. 5%，锡5%,银 2. 5%o
2.根据权利要求I所述的DFN封装结构，其特征在于所述第一导电焊盘(4)和第二导电焊盘(5 )各自的焊接区(7 )与MOSFET芯片位于同一水平面。
3.根据权利要求I所述的DFN封装结构，其特征在于所述第一金属线(10)的数目为至少四根。
4.根据权利要求I所述的DFN封装结构，其特征在于所述第一导电焊盘(4)的引脚区由至少四根源极引脚组成。
5.根据权利要求I所述的DFN封装结构，其特征在于所述第二导电焊盘(5)的引脚区由一根栅极引脚组成。
6.根据权利要求I所述的DFN封装结构，其特征在于所述漏极引脚(321)的数目为四根。
全文摘要
本发明公开一种功率MOSFET芯片的DFN封装结构，包括导电基盘、第一导电焊盘和第二导电焊盘，所述导电基盘由散热区和基盘引脚区组成，此基盘引脚区由若干个相间排列的漏极引脚组成，此漏极引脚一端与散热区端面电连接，所述散热区位于MOSFET芯片正下方且与MOSFET芯片下表面之间通过软焊料层电连接；所述第一导电焊盘和第二导电焊盘位于MOSFET芯片另一侧，第一导电焊盘和第二导电焊盘均包括焊接区和引脚区，焊接区与引脚区的连接处具有一折弯部；所述软焊料层由以下质量百分含量的组分组成铅92.5%，锡5%，银2.5%。本发明DFN封装结构有利于进一步缩小器件的体积，同时减少封装体中部件的数目；且提升器件MOSFET芯片散热效率，热阻相比现有技术降低75%。
文档编号H01L23/488GK102842550SQ20121030242
公开日2012年12月26日 申请日期2012年8月23日 优先权日2012年8月23日
发明者胡乃仁, 杨小平, 李国发, 钟利强 申请人:苏州固锝电子股份有限公司