专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体器件。
背景技术：
二极管例如在以整流器为代表的电力变换器件的电力整流等中使用。二极管在从正向偏压切换到反向偏压时，电流向耐压区域附近集中，使浪涌电压及噪声等降低是理想的。本发明要解决的问题是提供一种抑制电流向耐压区域附近集中和电力损耗的半导体器件。
发明内容
为了解决上述问题，实施方式的半导体器件具备:第I导电型的半导体基板 ’第I主电极，设置在所述半导体基板的一侧；第2导电型的第I半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置；多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第I半导体层之间选择性地设置；绝缘膜，设置成从所述边缘部覆盖所述第I半导体层的一部分；导电膜，设置成覆盖所述绝缘膜及所述第I半导体层的一部分；及第2主电极，设置成与所述第I半导体层及所述导电膜相接。
图1是示出第I实施方式涉及的半导体器件Ia的构造的平面图。图2是示出图1的A — A’线上的截面的纵截面图。图3是示出第I实施方式的变形例涉及的半导体器件Ib的构造的平面图。图4是示出图3的B — B’线上的截面的纵截面图。图5是示出比较例的半导体器件Ic的构造的平面图。图6是不出图5的C 一 C’线上的截面的纵截面图。图7是示出第2实施方式涉及的半导体器件Id的构造的平面图。图8是不出图7的D — D’线上的截面的纵截面图。图9是示出第3实施方式涉及的半导体器件Ie的构造的平面图。图10是示出图9的E — E’线上的截面的纵截面图。图11是示出第4实施方式涉及的半导体器件If的构造的平面图。图12是示出图11的F —F’线上的截面的纵截面图。
图号说明
la、lb、lc、ld、le、lf…半导体器件；2…半导体基板；10…N型漂移层；11...Ρ型阳极层(第I半导体层)；12…P+型保护环(guard ring)层(第2半导体层)；13…绝缘膜；14、14a、14b…势鱼金属(导电膜);15…阳极电极(第2主电极);16…N+型阴极层;17…阴极电极(第I主电极);30…边缘部;31…端部;40…内侧范围;41…外侧范围
具体实施例方式以下，对本发明的实施方式，一边参照附图一边进行说明。并且，在本实施方式中，设定第I导电型为N型，设定第2导电型为P型进行说明，但设定第I导电型为P型，设定第2导电型为N型，本发明也能实施。而且，在以下的说明中，N+及P +、P的标记表示各导电型的杂质浓度的相对的高低。即，N+表示与N相比，N型杂质浓度相对高，同样，P+表示与P相比，P型杂质浓度相对高。(第I实施方式)图1示出表示第I实施方式涉及的半导体器件Ia的构造的平面图。而且，图2示出表示图1的A — A’线上的截面的纵截面图。并且，在图1中，省略了阳极电极15进行图
/Jn ο如图1、图2所示，第I实施方式涉及的半导体器件Ia具有二极管的构造。该构造首先在半导体基板2设有N型漂移层10。在半导体基板2的一侧设有N+型阴极层16。进而，在半导体基板2的一侧设有阴极电极17 (第I主电极)。在半导体基板2的另一侧，与半导体器件Ia的边缘部30分离地设有P型阳极层11(第I半导体层)。在半导体基板2的另一侧的半导体器件Ia的边缘部30和P型阳极层11之间，选择性地设有P+型保护环层12 (第2半导体层)。如图1的平面图所示，该P+型保护环层12设置成绕半导体器件Ia的边缘部30附近的外周部一圈。将包含该P+型保护环层12的区域称作周边耐压区域。周边耐压区域是在半导体器件Ia上施加了反向电压时，抑制在P型阳极层11的端部31附近施加高电场的区域。耐压构造不限于保护环构造，例如，例举RESURF构造等。而且，在图1、图2中，虽然仅形成2个P+型保护环层12，但这仅是一个例子，P+型保护环层12的数量一般由半导体器件Ia所要求的耐压所决定，所以不特别限定。另外，在半导体基板2的另一侧的、从边缘部30到P型阳极层11的一部分，设有绝缘膜13。另外，对绝缘膜13和P型阳极层11的一部分进行覆盖地设有势垒金属14 (导电膜)。在图1、图2中，绝缘膜13上的势垒金属14与边缘部30分离地形成，但例如势垒金属14从边缘部30开始设置也可以。对该势垒金属14和P型阳极层11进行覆盖地设有阳极电极15 (第2主电极)。并且，对阳极电极15及阴极电 极17，使用例如铝(Al)等，但使用其他导电性材料也能够实施。势垒金属14也同样能够使用各种各样的导电性材料来实施，但使用势垒金属14的电阻比阳极电极15的电阻还大的材料。而且，阳极电极15的形态，除了图1、图2所示的形态以外，也可以是直到边缘部30都设置第I实施方式的半导体器件Ia的阳极电极15等各种的形态下的实施，有关实际的一个例子将以后叙述。如上所述，构成了半导体器件la。接着，对第I实施方式的半导体器件Ia的动作及其特征进行说明。当在半导体器件Ia上施加正向电压时，空穴从阳极电极15及势垒金属14通过P型阳极层11，流入到N型漂移层10。空穴从阳极电极15及势垒金属14流入到N型漂移层10的同时，电子从阴极电极17通过N+型阴极层16，流入到N型漂移层10。由此，引起传导率调制现象，N型漂移层10的电阻減小。流入到N型漂移层10中的空穴流向阴极电极17，同样，流入到N型漂移层10中的电子流向势垒金属14及阳极电极15。即，半导体器件Ia成为导通状态。此时，半导体器件Ia的内侧范围40是P型阳极层11和势垒金属14及阳极电极15直接接触的范围，所以较多的空穴流入到内侧范围40的N型漂移层10。半导体器件Ia的外侧范围41是P型阳极层11和势垒金属14及阳极电极15未接触的范围，所以与内侧范围40的N型漂移层10相比较，相对少量，但存在从内侧范围40的N型漂移层10流入的空穴。因此，在半导体器件Ia的导通状态时为如下状态:在内侧范围40的N型漂移层10中存在较多的空穴，在外侧范围41的N型漂移层10中，与内侧范围40的N型漂移层10相t匕，存在相对少量的空穴。接着，使半导体器件Ia截止，或在半导体器件Ia上施加反向电压。g卩，使半导体器件Ia关断(down off)。当使半导体器件Ia关断时，N型漂移层10内的电子通过N+型阴极层16而排出到阴极电极17。而且，N型漂移层10内的空穴通过P型阳极层11而排出到势鱼金属14及阳极电极15。对半导体器件Ia的关断时的N型漂移层10内的空穴的运动，更详细地进行说明。内侧范围40的N型漂移层10内的空穴流向P型阳极层11，从P型阳极层11排出到势垒金属14及阳极电极15。这样，在空穴从下方流入到P型阳极层11中时，电流集中基本不发生。外侧范围41的N型漂移层10内的空穴也流向P型阳极层11，从P型阳极层11排出到势垒金属14及阳极电极15。该空穴的流动集中到P型阳极层11的端部31。但是，通过在P型阳极层11的端部31的上部设置势垒金属14，从而存在从该势垒金属14赋予的电阻，通过将电流抑制为一定的镇流电阻效应，能够缓和电流集中。这样，在第I实施方式的半导体器件Ia中，关断时的电流集中被抑制。因此，可以解决由电流集中引起的各种问题。例如，可以使半导体器件Ia的故障率降低，S卩，使半导体器件Ia的寿命增加。而且，可以扩大半导体器件Ia的使用环境(额定电压、额定电流、可使用温度范围等)。而且，第I实施方式的半导体器件Ia中设置的势垒金属14，是电阻比阳极电极15的电阻还大的材料，由导电性材料构成。因此，即使在势垒金属14和P型阳极层11的接触区域，P型阳极层11和阳极电极15的电连接也被维持。因此，设置了势垒金属14所引起的电力损耗小，可以得到如上所述的向端部31的电流集中的缓和効果。在此，作为将如上所述的阳极电极15变形之际的一个例子，举出了如图3、图4所示的变形例。图3示出表示第I实施方式的变形例涉及的半导体器件Ib的构造的平面图，图4示出表示图3的B — B’线上的截面的纵截面图。并且，在图3中，省略阳极电极15进行图示。而且，对于该变形例的各部，与图1和图2所示的第I实施方式的半导体器件Ia的各部相同的部分用同一符号表示。变形例的半导体器件Ib与第I实施方式的半导体器件Ia不同之处在于，将在P+型保护环层12的上表面设置的绝缘膜13间隔剔除，P+型保护环层12和阳极电极15接触这点。
第I实施方式的变形例中的半导体器件lb，也在端部31设有势垒金属14，该势垒金属14具有比阳极电极15所使用的导电性材料的电阻还大的电阻。因此，第I实施方式的变形例中的半导体器件Ib,不伴有电力损耗，半导体器件Ib关断时的向端部31的电场集中被抑制。并且，在图3、图4中，虽然P+型保护环层12的上侧全面和阳极电极15接触，但也可以设置为与P+型保护环层12的上侧的一部分的面接触。而且，也可以设置成多个P+型保护环层12和阳极电极15接触。而且在此，作为比较例，对以前的半导体器件Ic的构造进行说明。图5示出表示比较例的半导体器件Ic的构造的平面图。而且，图6示出表示图5的C 一 C’线上的截面的纵截面图。并且，在图5中，省略阳极电极15进行图示。而且，对于该比较例的各部，与图1和图2所示的第I实施方式的半导体器件Ia的各部相同的部分用同一符号表示。比较例的半导体器件Ic与第I实施方式不同之处在于，不设势垒金属14，而将绝缘膜13设置得比第I实施方式还宽这点。S卩，使图2、图4中的长度X如图6所示长至长度Y这点。在此，对具有二极管构造的半导体器件Ic的问题点进行说明。在具有形成了 P +型保护环层12这样的周边耐压区域的二极管构造的半导体器件Ic中，若使绝缘膜13的长度比图6所示的Y还短，则产生在半导体器件Ic关断时电流集中在P型阳极层11的端部31附近这样的问题。详细地进行说明，首先，在半导体器件Ic上施加正向电压时(半导体器件Ic为导通状态时)，空穴存在于N+型阴极层16内。若将半导体器件Ic关断，则N+型阴极层16内的空穴通过P型阳极层11而向阳极电极15排出。此时，在半导体基板2的边缘部30附近的N+型阴极层16存在的空穴，通过P型阳极层11的端部31附近而排出到阳极电极15。即，电流集中在P型阳极层11的端部31附近。这样的电流集中，引起半导体器件Ic的故障率增加，半导体器件Ic的可使用环境被制限等问题。比较例的半导体器件Ic的情况，为了解决这样的问题点，通过像图6所示的Y那样将绝缘膜13设置得较长，而抑制向端部31的电场集中。但是，比较例的半导体器件Ic的情况，减小内侧范围40，增加外侧范围41。S卩，减小与阳极电极15接触的P型阳极层11的面积，所以也减小动作上的有効面积。因此，比较例的半导体器件Ic的情况，虽然可以缓和向端部31的电场集中，但新产生电力损耗这样的问题点。第I实施方式的情况，不像比较例那样减小与阳极电极15接触的P型阳极层11的面积并将绝缘膜13设置得较长地设置势垒金属14，所以虽然在端部31具有电阻成分，但由于不是绝缘体，所以电流不可能全都不流。因此，在比较例产生的程度的电力损耗，在第I实施方式中不产生。如上所述，第I实施方式的半导体器件la，通过在端部31设置具有比阳极电极15所使用的导电性材料的电阻还大的电阻的势垒金属14，而可以抑制关断时产生的电力损耗和向端部31的电场集中。(第2实施方式)图7示出表示第2实施方式涉及的半导体器件Id的构造的平面图，图8示出表示图7的D — D’线上的截面的纵截面图。并且，在图7中，省略阳极电极15进行图示。而且，对于该比较例的各部，与图1和图2所示的第I实施方式的半导体器件Ia的各部相同的部分用同一符号表不。第2实施方式的半导体器件Id与第I实施方式的半导体器件Ia不同之处在于，在端部31设置的势垒金属14，如图7、图8所示被选择性地间隔剔除这点。并且，间隔剔除是在图7的平面图上的周方向进行的。在图7、图8中，势垒金属14的2个部位被等间隔地间隔剔除，但这仅是一个例子，间隔剔除的数量不特别限定，该间隔也不限于一定，第2实施方式是能实施的。在第2实施方式的半导体器件Id中，在端部31设置具有比阳极电极15所使用的导电性材料的电阻还大的电阻的势垒金属14。因此，在第2实施方式的半导体器件Id中，半导体器件Id关断时的电力损耗和向端部31的电场集中也被抑制。(第3实施方式)图9示出表示第3实施方式涉及的半导体器件Ie的构造的平面图，图10示出表示图9的E — E’线上的截面的纵截面图。并且，在图9中，省略阳极电极15进行图示。而且，对于该比较例的各部，与图1和图2所示的第I实施方式的半导体器件Ia的各部相同的部分用同一符号表不。第3实施方式的半导体器件Ie与第I实施方式的半导体器件Ia不同之处在于，在端部31设置的势垒金属14的厚度，如图10所示，随着从绝缘膜13离开而变薄这点。在图10中，虽然势垒金属14的厚度直线地減少，但这仅是一个例子，即使是曲线地減少等，第3实施方式也能实施，势垒金属14的厚度的減少形态不特别限定。在第3实施方式的半导体器件Ie中，也在端部31设置具有比阳极电极15所使用的导电性材料的电阻还大的电阻的势垒金属14。因此，在第3实施方式的半导体器件Ie中，半导体器件Ie关断时的电力损耗和向端部31的电场集中也被抑制。而且，通过像第3实施方式那样使势垒金属14的厚度随着从绝缘膜13离开而变薄，而使从势垒金属14赋予的电阻成分随着从绝缘膜13离开而变小。这样一来，即使端部31的范围内，在更容易产生电场集中的部分具有相对大的电阻成分，随着从端部31离开而慢慢减小电阻成分，所以还具有能够进行平滑的电场集中抑制这样的优点。(第4实施方式)图11示出表示第4实施方式涉及的半导体器件If的构造的平面图，图12示出表示图11的F — F’线上的截面的纵截面图。并且，在图11中，省略阳极电极15进行图示。而且，对于该比较例的各部，与图1和图2所示的第I实施方式的半导体器件Ia的各部相同的部分用同一符号表不。第4实施方式的半导体器件If与第I实施方式的半导体器件Ia不同之处在于，在图1、图2中设置在端部31的势垒金属14，如图11、图12所示，为由2种导电性材料构成的势垒金属14a、14b这点。在本实施方式中，对于从绝缘膜13离开的部分的势垒金属14b，构成为与势垒金属14a的电阻相比较，势垒金属14b的电阻变小。即若用电阻的大小进行比较，则势垒金属14b比阳极电极15大，比势垒金属14a小。形成这样的构成的理由将在以后说明。并且，在图11、图12中，虽然构成势垒金属14a、14b的导电性材料是2种，但构成的材料的数量不特别限定。但是，构成为随着从绝缘膜13离开，电阻变小。在第4实施方式的半导体器件If中，也在端部31设置具有比阳极电极15所使用的导电性材料的电阻还大的电阻的势垒金属14a、14b。因此，在第4实施方式的半导体器件If中，半导体器件If关断时的电力损耗和向端部31的电场集中也被抑制。而且，通过像第4实施方式那样使势垒金属14a、14b的电阻的大小随着从绝缘膜13离开而变小，从而使从势垒金属14a、14b赋予的电阻成分随着从绝缘膜13离开而变小。这样一来，即使在端部31的范围内，在更容易产生电场集中的部分具有相对大的电阻成分，随着从端部31离开，慢慢地减小电阻成分，所以还具有能够进行平滑的电场集中抑制这样的优点。在如上所述构成的本实施方式中，虽然作为半导体例如可以使用硅(Si)，但不限于此，使用碳化硅(Sic)、氮化镓(GaN)等化合物半导体、金刚石等宽带隙半导体也能实施。而且，假设离子注入法来说明本实施方式的半导体器件la、lb、lc、Id、le、lf，但不限于基于离子注入法的制造，也可以使用外延法、及使用该两者的制造方法等进行制造。通过外延法进行制造的情况，例如N+型阴极层16等为半导体基板2。虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，无意限定发明的范围。这些实施方式能以其他各种各样的形态实施，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变形，包含于发明的范围和主旨，同样也包含于权利要求书所记载的发明及其等同的范围内。
权利要求
1.一种半导体器件，其特征在于，具有: 第I导电型的半导体基板； 第I主电极，设置在所述半导体基板的一侧； 第2导电型的第I半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置； 多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第I半导体层之间选择性地设置； 绝缘膜，设置成从所述边缘部覆盖所述第I半导体层的一部分； 导电膜，设置成覆盖所述绝缘膜及所述第I半导体层的一部分；及 第2主电极，设置成与所述第I半导体层及所述导电膜相接。
2.根据权利要求1所记载的半导体器件，其中， 所述导电膜的电阻比所述第2主电极的电阻还大。
3.根据权利要求1或2所记载的半导体器件，其中， 所述第I半导体层上的所述导电膜被选择性地间隔剔除。
4.根据权利要求1或2所记载的半导体器件，其中， 所述第I半导体层上的所述导电膜的厚度随着从所述绝缘膜离开而变薄。
5.根据权利要求1或2所记载的半导体器件，其中， 所述第I半导体层上的所述导电膜由随着从所述绝缘膜离开而电阻变小的金属构成。
6.根据权利要求1或2所记载的半导体器件，其中， 所述第2半导体层的上侧的所述绝缘膜被选择性地间隔剔除，所述第2主电极与所述第2半导体层的一部分相接。
全文摘要
本发明提供能抑制电流向耐压区域附近集中和电力损耗的半导体器件。本发明的半导体器件，其特征在于，具有第1导电型的半导体基板；第1主电极，设置在所述半导体基板的一侧；第2导电型的第1半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置；多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第1半导体层之间选择性地设置；绝缘膜，设置成从所述边缘部覆盖所述第1半导体层的一部分；导电膜，设置成覆盖所述绝缘膜及所述第1半导体层的一部分；及第2主电极，设置成与所述第1半导体层及所述导电膜相接。
文档编号H01L29/861GK103094357SQ201210316400
公开日2013年5月8日 申请日期2012年8月30日 优先权日2011年10月31日
发明者松冈信孝 申请人:株式会社东芝