专利名称：一种cmos晶体管及其制造方法
技术领域：
本发明涉及低温多晶硅显示领域，具体涉及多晶硅的沟道掺杂工艺，尤其涉及一种低温多晶硅CMOS晶体管及其制造方法。
背景技术：
对于传统的非晶硅IXD显示器，驱动IC与玻璃基板是不可集成的分离式设计，因此，在驱动IC与玻璃基板之间需要大量的连接器。一般来说，一块非晶硅LCD面板，需要的连接器数量在4000个左右，这不可避免导致结构变得复杂，模块制造成本居高不下，且面 板的稳定性较差，故障率会比较高。再者，驱动IC与玻璃基板的分离式设计也让LCD难以实现进一步轻薄化，这对轻薄型笔记本电脑和平板PC而言都是个不小的打击。相比之下，低温多晶硅技术没有这个问题。驱动IC可以同玻璃基板直接集成，所需的连接器数量锐减到200个以下，显示器的元器件总数比传统的a-Si非晶硅技术整整少了 40%。这也使得面板的结构变得很简单、稳定性更强，理论上说，多晶硅LCD面板的制造成本也将低于传统技术。与此同时，集成式结构让驱动IC不必占据额外的空间，LCD显示屏可以做得更轻更薄，低温多晶娃的全称是“Low Temperature Poly-Silicon (LTPS,多晶娃又简称为P-Si，下同)”，它是多晶硅技术的一个分支。对IXD显示器来说，采用多晶硅液晶材料有许多优点，如薄膜电路可以做得更薄更小、功耗更低等等。低温多晶硅半导体拥有较高的迁移率，且能形成CMOS半导体器件，因而可以应用于高开口率，高集成的TFT-IXD和AM0LED。然而，低温多晶硅CMOS工艺因为工艺流程复杂而成本较高。
发明内容
(一)技术问题本发明解决了现有技术中低温多晶硅工艺复杂、基于低温多晶硅工艺的显示器件成本高的技术问题。(二)技术方案本发明提供一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括SI.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；S2.将所述多晶硅层进行刻蚀形成N型沟道区域和P型沟道区域；通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；S3.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，形成N沟道；S4.通过湿法或者干法剥离去除光刻胶全保留区域的光刻胶并注入硼原子形成P沟道。
可选的，所述非晶硅层的厚度为200 2000人。可选的，在步骤S3中注入磷原子采用PH3/H2或者PC13/H2气体。可选的，在步骤S4中注入硼原子采用B2H6/H2或BF3/H2气体。可选的，在步骤SI中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。可选的，在沉积非晶硅层前还包括步骤so :在基板上沉积厚度为100 4000人的缓冲层。可选的，形成所述栅电极的步骤包括 S5.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电扱。可选的，形成所述欧姆接触层的步骤包括S6.采用离子注入的方式注入硼原子进行重掺杂，形成P沟道欧姆接触层；S7.在形成所述P沟道欧姆接触层后，采用离子注入的方式注入磷原子进行重掺杂，形成N沟道欧姆接触层。可选的，形成所述源、漏电极的步骤包括S8.通过PECVD的方式沉积层间绝缘层10，然后在所述层间绝缘层利用一次掩膜エ艺形成接触孔；S9.通过溅射或热蒸发的方法沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。本发明还提供一种阵列基板制造方法，前面所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括S10.通过PECVD方法沉积钝化层，并在钝化层形成过孔；Sll.通过溅射或热蒸发的方法沉积透明导电层，通过一次光刻形成透明像素电扱。(三)技术效果本发明达到了減少一次构图エ艺的技术效果，节省了显示器件的制造成本。
图I表示本发明ー种实施方式提出的ー种CMOS晶体管制造流程；图2表示本发明另一种实施方式提出的ー种CMOS晶体管制造流程；图3表示利用刻蚀エ艺形成的N型沟道区域和P型沟道区域；图4表示在N沟道区域注入磷原子的方式；图5表示在P沟道区域注入硼原子的方式；图6表示利用栅金属作为N型轻掺杂的掩膜板进行源漏轻掺杂的方式；图7表示采用离子注入的方式注入硼原子进行重掺杂的方式；图8表示采用离子注入的方式注入磷原子进行重掺杂的方式；图9表示沉积层间绝缘层，并在所述层间绝缘层上形成接触孔后的截面图；图10表示沉积透明导电层，并在所述透明导电层上形成透明像素电极后的截面图。
具体实施例方式本发明通过一次构图的半色调/灰色调エ艺、磷离子注入及硼离子注入エ艺(少量注入，未在N沟区域形成反型层)，形成多晶硅图案及N型、P型沟道的エ艺。实施例I :如图I所示，本实施例提供ー种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括SI.在基板I上沉积厚度为200 2000人的非晶硅层3，然后对所述非晶硅采取除氢エ艺，并通过激光辐照等エ艺将非晶硅层晶化形成多晶硅层3，所述基板可为透明玻璃或者石英等基板；S2.如图3所示，将所述多晶硅层进行刻蚀形成N型沟道区域和P型沟道区域；通 过一次构图エ艺在对应于所述N沟道区域形成光刻胶半保留区域，在对应于所述P沟道区域形成光刻胶全保留区域；；其中，所述通过一次构图エ艺形成光刻胶半保留区域4和所述光刻胶全保留区域5可以利用半色调掩膜版或者灰色调掩膜版实现。S3.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，如图4所示，采用离子注入的方式注入磷原子，形成N沟道4，离子注入采用的气体可以是PH3/H2或者PC13/H2 ；S4.如图5所示，通过湿法或者干法剥离去除光刻胶全保留区域的光刻胶并注入硼原子形成P沟道。控制硼原子注入量，不在N型区域形成反型沟道，硼原子注入采用的气体可以是B2H6/H2或BF3/H2。本实施例通过一次构图形成光刻胶半保留区域和光刻胶全保留区域，达到了減少一次构图エ艺的技术效果，节省了 CMOS器件的制造成本，解决了现有技术中低温多晶硅エ艺复杂、基于低温多晶硅エ艺的显示器件成本高的技术问题。可选的，在步骤SI前，可进行步骤SO :在基板上通过PECVD方法沉积厚度为100 4000A的缓冲层2，缓冲层可选用SiNx/Si02或SiO2 ；如图2所示可选的，形成所述栅电极的步骤包括S5.通过PECVD的方式沉积厚度为500 〗0000人的栅氧化层5，栅氧化层5可选用SiNx/Si02或SiO2 ;然后通过溅射或热蒸发的方法在所述栅氧化层上沉积单层或多层的金属或者合金形成金属层，该金属层的厚度约为1000 5000A，该金属可选自Al、Ta、Cr、Mo等的任ー种；利用一次光刻形成栅电极6。如图6所示，可利用栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂形成轻掺杂层7。可选的，形成所述欧姆接触层的步骤包括S6.如图7所示，采用离子注入的方式注入硼原子进行重掺杂，形成P沟道欧姆接触层8，离子注入采用的气体可以是B2H6/H2或BF3/H2 ；S7.在形成所述P沟道欧姆接触层后，通过掩膜板采用离子注入的方式注入磷原子进行重掺杂，形成N沟道欧姆接触层9。离子注入采用的气体可以是PH3/H2或者PC13/H2，如图8所示。
可选的，形成所述源、漏电极的步骤包括S8.通过PECVD的方式沉积层间绝缘层10，所述层间绝缘层10的厚度为500 10000人，所述层间绝缘层可选用si02/SiNx*Si02，然后在所述层间绝缘层利用一次掩膜工艺形成接触孔，如图9所示；S9.通过溅射或热蒸发的方法在所述层间绝缘层10上沉积单层或多层的金属或者合金形成的金属层11，该金属层的厚度约为1000 5000A，该金属可选自Al、Ta、Cr、Mo等的任一种；然后对所述金属层进行一次光刻形成信号线及源、漏电极。实施例2 本实施例提供了一种低温多晶硅CMOS (互补金属氧化物半导体)器件阵列基板以及TFT-IXD (薄膜场效应晶体管IXD)阵列基板制造方法，其除了包括实施例I所述的CMOS晶体管的制造方法，还包括S10.通过PECVD方法沉积厚度约为700 6000 A的钝化层12，并在钝化层形成过孔；Sll.通过溅射或热蒸发的方法沉积一层厚度约为300 1000 A的透明导电层13,透明导电层一般为ITO或者ΙΖ0,也可以是其它的金属及金属氧化物；通过一次光刻形成透明像素电极，其截面图如图10所示。实施例3 本实施例还提供一种通过上述制造方法生产的CMOS晶体管，包括基板以及在基板上形成的沟道、栅电极、欧姆接触层和源、漏电极；其中所述沟道包括在所述多晶硅层通过一次构图形成N型沟道区域、对应于N型沟道区域的光刻胶半保留区域、P型沟道区域和对应P型沟道区域的光刻胶全保留区域；通过将光刻胶半保留区域的光刻胶去除以及将光刻胶全保留区域的光刻胶部分去除，向所述N沟道区域注入磷原子形成N沟道；通过将光刻胶全保留区域的光刻胶全部去除向P型沟道区域注入硼原子形成P沟道。本实施例所述的CMOS晶体管制造工艺简单，性能稳定，可在此基础上制作更复杂的阵列基板。可选的，在所述P沟道区域上还设置有栅氧化层以及对由单层或多层结构的金属或者合金构成的金属层或者合金层进行刻蚀而成的栅电极。可选的，在所述金属层或者合金层上设置有通过注入硼原子形成的P沟道欧姆接触层8以及通过注入磷原子形成的N沟道欧姆接触层9。可选的，在所述N沟道欧姆接触层上设置有层间绝缘层10，所述层间绝缘层设置有接触孔，所述层间绝缘层上设置有对由单层或多层结构的金属或者合金构成的金属层或者合金层11进行刻蚀而成的源、漏电极。可选的，在所述金属层或者合金层上设置有钝化层12，在钝化层设置有过孔，在所述钝化层上设置有透明导电层13。可选的，在所述透明导电层包括有通过光刻形成的透明像素电极。本实施例还提供一种阵列基板，其包括前面所述的CMOS晶体管。本实施例还提供一种互补金属氧化物半导体器件，其包括前面所述的阵列基板。本实施例还提供一种薄膜场效应晶体管LCD，其包括前面所述的阵列基板。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员 ，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.ー种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括 51.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层； 52.将所述多晶硅层进行刻蚀形成N型沟道区域和P型沟道区域；通过一次构图エ艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域； 53.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，形成N沟道； 54.通过湿法或者干法剥离去除光刻胶全保留区域的光刻胶并注入硼原子形成P沟道。
2.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于，所述非晶硅层的厚度为200 2000人。
3.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于在步骤S3中注入磷原子采用ph3/h2或者PC13/H2气体。
4.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于在步骤S4中注入硼原子采用B2H6/H2或BF3/H2气体。
5.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于步骤SI中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。
6.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于，在沉积非晶硅层前还包括步骤so :在基板上沉积厚度为100 4000A的缓冲层。
7.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于，形成所述栅电极的步骤包括 55.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电极。
8.如权利要求7所述的CMOS晶体管的制造方法，其特征还在于，形成所述欧姆接触层的步骤包括 56.采用离子注入的方式注入硼原子进行重掺杂，形成P沟道欧姆接触层； 57.在形成所述P沟道欧姆接触层后，采用离子注入的方式注入磷原子进行重掺杂，形成N沟道欧姆接触层。
9.如权利要求8所述的CMOS晶体管的制造方法，其特征还在于，形成所述源、漏电极的步骤包括 58.通过PECVD的方式沉积层间绝缘层，然后在所述层间绝缘层利用一次掩膜エ艺形成接触孔； 59.通过溅射或热蒸发的方法沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。
10.一种阵列基板制造方法，其特征在于，包含权I至权9任一项所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括 . 510.通过PECVD方法沉积钝化层，并在钝化层形成过孔； . 511.通过溅射或热蒸发的方法沉积透明导电层，通过一次光刻形成透明像素电极。
全文摘要
本发明提供一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；将所述多晶硅层进行刻蚀形成N型沟道区域和P型沟道区域；通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；S3.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，形成N沟道；S4.通过湿法或者干法剥离去除P型沟道区域表面的光刻胶并注入硼原子形成P沟道。本发明降低了低温多晶硅工艺的复杂度以及制造成本。
文档编号H01L27/092GK102856260SQ20121036518
公开日2013年1月2日 申请日期2012年9月26日 优先权日2012年9月26日
发明者孙冰 申请人:京东方科技集团股份有限公司