在背面金属和像素阵列之间具有低阶梯高度的图像传感器的制造方法
【专利摘要】本发明提供了在背面金属和像素阵列之间具有低阶梯高度的CMOS图像传感器及其形成方法。CMOS图像传感器可包括器件晶圆。导电部件可形成在器件晶圆的背面。器件晶圆可包括形成在其中的像素。钝化层可形成在器件晶圆的背面和导电部件上方。栅格膜可形成在钝化层上方。可图案化栅格膜以容纳滤色片。栅格膜图案可使滤色片与器件晶圆中的对应像素对齐。栅格膜形成在导电部件上方的部分可减少至与导电部件相邻的栅格膜的部分基本平齐。根据蚀刻工艺、化学机械工艺和它们的组合来执行图案化和减少。
【专利说明】在背面金属和像素阵列之间具有低阶梯高度的图像传感器
[0001]本申请要求于2012年5月31日提交的标题为“Image Sensor with LowStepHeight Between Backside Metal and Pixel Array” 的美国临时专利申请序列号61/653,846的优先权，其内容结合于此作为参考。
【技术领域】
[0002]本发明总的来说涉及半导体领域，更具体地，涉及在背面金属和像素阵列之间具有低阶梯高度的图像传感器。
【背景技术】
[0003]背照式(“BSI”)CM0S图像传感器(“CIS”)因为相对于传统前照式(“FST”)CIS器件的性能提高而变得越来越流行。虽然BSI器件消除了由CIS的透镜和光电二极管区之间的光路中的多层金属互连所引起的问题，但BSI器件引入了它们自身的性能劣化特征。一种这样的特征是由像素阵列边界处的构形(topography)所引起的滤色片均勻性。该构形包括背面金属部件和像素区之间所谓的阶梯。
【发明内容】
[0004]根据本发明的一个方面，提供了一种方法，包括:提供衬底，衬底具有光电二极管和位于衬底的第一面上的导电部件；在衬底的第一面和所述导电部件上方形成钝化层；在钝化层上方形成栅格膜；减少导电部件上方的栅格膜；以及图案化栅格膜以形成栅格图案。
[0005]优选地，该方法进一步包括:在栅格图案中形成滤色片，所栅格图案使滤色片与光电二极管对齐。
[0006]优选地，形成栅格膜包括:将栅格膜形成为具有约1000A和约8000A之间的厚度。
[0007]优选地，栅格膜相对于导电部件上方的钝化层的第一表面的高度被减小至小于约
2000A。
[0008]优选地，栅格膜相对于导电部件的第一表面的高度被减小至小于约2000A。
[0009]优选地，栅格膜由选自由电介质、金属、绝缘体和它们的组合所组成的组中的材料制成。
[0010]优选地，图案化栅格膜进一步包括:图案化栅格膜上方的光刻胶；以及使用回蚀工艺去除栅格膜。
[0011]优选地，减少栅格膜进一步包括:使用化学机械抛光(CMP)步骤减薄导电部件上方的栅格膜。
[0012]优选地，减少栅格膜进一步包括:使用蚀刻步骤减薄导电部件上方的栅格膜。
[0013]根据本发明的另一方面，提供了一种方法，包括:提供衬底，衬底具有形成在衬底的第一面上的多个导电部并且还具有多个像素器件；在衬底的第一面和导电部件上方形成栅格膜；减少导电部件上方的栅格膜；以及图案化栅格膜以形成栅格图案。
[0014]优选地，该方法进一步包括:在栅格图案中形成滤色片阵列，其中，滤色片阵列中的每一个滤色片都与多个像素器件中的一个对应像素器件对齐。
[0015]优选地，形成栅格膜包括:将栅格膜形成为具有约丨OOOA和约8000A之间的厚度。
[0016]优选地，栅格膜相对于导电部件的第一表面的高度被减小至小于约2000A。
[0017]优选地，栅格膜由选自由电介质、金属、绝缘体和它们的组合所组成的组中的材料制成。
[0018]优选地，图案化栅格膜进一步包括:图案化栅格膜上方的光刻胶；以及使用回蚀工艺去除栅格膜。
[0019]优选地，减少栅格膜进一步包括:使用化学机械抛光(CMP)步骤减薄栅格膜。
[0020]优选地，减少栅格膜进一步包括:使用蚀刻步骤减薄栅格膜。
[0021]根据本发明的再一方面，提供了一种器件，包括:衬底；光电二极管，形成在衬底中；导体，形成在衬底的第一面上；钝化层，形成在衬底的第一面上；图案化栅格膜，形成在钝化层上方，图案化栅格膜具有与导体的第一面基本平齐的第一面。
[0022]优选地，栅格膜相对于导体的第一面被平坦化至小于约2000A。
[0023]优选地，栅格膜由选自由电介质、金属、绝缘体和它们的组合所组成的组中的材料制成。
【专利附图】
【附图说明】
[0024]为了更完整地理解本实施例以及它们的优点，现在结合附图作为参考进行以下描述，其中:
[0025]图1至图5示出了形成实施例的各个中间阶段。
【具体实施方式】
[0026]以下详细讨论实施例的制造和使用。然而，应该理解，本发明提供了许多可在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例仅仅是所公开主题的制造和使用的具体方式的说明，而不限制不同实施例的范围。
[0027]总的来说，本发明的实施例可使用背面栅格膜来补偿背面金属部件和相邻像素区之间的阶梯高度差。通过减少围绕像素阵列的构形，有利的结果可以为使滤色片均匀性的潜在劣化最小化。
[0028]现在参照图1，示出了器件晶圆100的截面图。器件晶圆100可具有第一面和第二面，本文分别称为“背面”和“正面”。器件晶圆100可具有形成在其中的多个像素150.1-150.N、一个或多个介电层(表不为介电层110)、载体晶圆120、一个或多个背面金属部件(表示为背面金属部件130)以及钝化层140。
[0029]例如，器件晶圆100可以是诸如硅、锗、金刚石等的衬底。在各个实施例中，器件晶圆100可掺杂有本领域公知的诸如硼、铝、镓等的P型或η型掺杂物。在各个实施例中，器件晶圆100可经历蚀刻或减薄工艺来使器件晶圆100的背面变薄，使得通过其背面的光可以有效地到达形成在衬底中的一个或多个像素150.1-150.N。例如，载体晶圆120可包括通常被称为操作晶圆(handle wafer)的晶圆类型。
[0030]例如，像素150.1-150.N中的每一个都可以包括晶体管(例如，开关晶体管、复位晶体管等)、电容器和光敏元件(例如，光电二极管)。光电二极管可将光子转换为电子，使得像素内的光电二极管暴露于光，电荷被引入光电二极管。当来自目标场景的光入射到像素上时，每个像素150.1-150.N都可以产生与落在对应像素上的光量成比例的电子。然后，电子可被转换成像中素的电压信号，并且利用A/D转换器(未示出)进一步转换为数字信号。多个外围电路(也未示出)可接收数字信号并对它们进行处理以显示目标场景的图像。
[0031]介电层110可形成在器件晶圆100上方,并且可以包括一个或多个金属化层以电连接电子器件来形成电路。钝化层可覆盖介电层110以保护部件免受环境影响。
[0032]载体晶圆120可以为器件晶圆100提供附加支持。载体晶圆120可由各种材料形成，包括但不限于玻璃、硅、陶瓷、它们的组合等。在一个实施例中，器件晶圆100例如可使用UV胶而粘附至载体晶圆120。
[0033]背面金属部件130可形成在器件晶圆100的背面上。可使用诸如一种或多种金属蚀刻(subtractive etch)工艺、电化学沉积、电化学镀等的工艺由铜、招、金、鹤、它们的组合等形成背面金属部件130。在一个实施例中，背面金属部件130可提供用于形成与器件晶圆100电连接的互连点。在另一个实施例中，可将背面金属部件130用作定距器件。
[0034]钝化层140可形成在器件晶圆100和背面金属部件130上方。钝化层140可以由例如聚酰亚胺层、聚苯并恶唑(“ΡΒ0”)、苯并环丁烯(“BCB”)、非光敏聚合物形成，并且在可选实施例中，其可由氮化物、碳化物、氧化硅、氮化硅、诸如掺碳氧化物的低k电介质、诸如多孔掺碳二氧化硅的极低k电介质、它们的组合和/或其他类似材料形成。可在器件晶圆100的背面和背面金属部件130上方形成钝化层140之前执行上文讨论的器件晶圆100的减薄工艺。
[0035]如图1所示，可通过背面金属部件130和形成在其上的钝化层140生成具有由Hstep表示高度的阶梯。如以下参照图5所讨论的，滤色片阵列(“CFA”)可形成在钝化层140上方。为了得到改善的CFA的滤色片均匀性，期望将金属部件130上方的钝化层140的顶面和与其相邻的区域的顶面之间的阶梯高度减小为高度Hminstep。将阶梯高度减小为Hminstep可改善CFA的滤色片均匀性，并且改善像素150.1-150.N的信噪比性能和量子效应(“QE”)性能。
[0036]图2示出了图1的器件外加栅格膜210。栅格膜210可形成有足以覆盖背面金属部件130的厚度。如图所示，可以沉积或以其他方式共形地形成栅格膜210，使其可覆盖器件晶圆100的背面、背面金属部件130和钝化层140。
[0037]在一些实施例中，例如，栅格膜210可由诸如氧化硅、氮化硅、聚酰亚胺等的介电层形成。在其他实施例中，使用适合的绝缘层(未示出)，栅格膜210可能是诸如铝、铜、钨、它们的组合等的金属膜，或者可能包括诸如铝、铜、钨、它们的组合等的金属膜。在一些实施例中，栅格膜210可以是具有介电层和金属层的多层膜。例如，可使用等离子体增强化学汽相沉积(“PECVD”)、热化学汽相沉积(“00)”)、大气压00)( “APCVD”)、物理汽相沉积(“PVD”)等来沉积介电材料。可使用例如PVD、溅射、等离子体工艺等沉积金属材料。
[0038]在示例性实例中，参照图2，形成在背面金属部件130和钝化层140上方的栅格膜210可形成为具有约IOOOA到约8000A之间的厚度(这里示为“XI”)。钝化层140可形成为具有约IOOA到约4000A之间的厚度(这里示为“X2”)，并且背面金属部件可形成为具有约1000人到约8000人之间的厚度(这里示为“X3”)。
[0039]在栅格膜210可形成在钝化层140上方之后，可处理栅格膜210以适应在栅格膜210中放置CFA。还可以去除栅格膜210形成在背面金属部件130上的钝化层140上方的部分，以减小背面金属部件130/钝化层140的顶面和器件晶圆100的其上形成有栅格膜210的相邻区域之间的阶梯高度(例如，以下图5中更详细讨论的Hminstep)。在一个实施例中，减小的阶梯高度可优选保持约2000A以下，通过以下方程表示:
[0040](X2+X3)-(X I +X2) <200OA 方程式 I
[0041]各种技术可用于处理栅格膜210以适应在其中放置CFA，并且减小背面金属部件130/钝化层140的顶面和器件晶圆100的其上形成有栅格膜210的相邻区域之间的阶梯高度。
[0042]例如，图3示出了图2的器件在栅格膜210上形成并图案化光刻胶膜310，来以预定的对准偏移图案化用于在其中形成CFA的栅格膜210，同时减少位于背面金属部件130上方的栅格膜210。对准偏移可以使CFA与形成在器件晶圆100中的一个或多个像素150.1-150.N对齐。在示例性实例中，通过虚线312示出光刻胶膜310的图案偏移，这表示与像素150.1-150.N的对准偏移。如图3所示，还可以图案化光刻胶膜310来去除栅格膜210形成在背面金属部件130上的钝化层140上方的部分。
[0043]如图4所示，在图案化之后，可使用适合的工艺蚀刻掉栅格膜210。蚀刻可在栅格膜210中形成用于在其中放置滤色片阵列的凹槽。蚀刻还以可去除形成在背面金属部件130上方的栅格膜210。在各个实施例中，蚀刻工艺可包括干刻蚀、湿蚀刻或它们的组合。
[0044]在一个施例中，可使用化学机械抛光(“CMP”)工艺从背面金属部件130/钝化层140上方的区域去除栅格膜210。在这种实施例中，如上所讨论的，栅格膜210可形成在器件晶圆100的背面、钝化层140和背面金属部件130上方。然后，CMP工艺可用于将栅格膜210减薄至与背面金属部件130上方的钝化层140的顶面相对平齐的高度。将栅格膜210减薄至这个高度可减小背面金属部件130和其上形成有栅格膜210的器件晶圆100的相邻背面区域之间的阶梯高度。在减薄之后，然后可利用如上讨论的蚀刻工艺来图案化和蚀刻栅格膜210，以适应在像素150.1-150.N上方的栅格膜210中放置CFA。
[0045]如图4所示，去除或减薄背面金属部件130上方的栅格膜210可将背面金属部件130和与其相邻的栅格膜210区域之间的阶梯高度减小至高度Hminstep。应该注意，仅仅为了说明的目的，增大了图4所示减小的阶梯高度Hminstep。理论上，相对于传统技术和器件，减小的阶梯高度Hminstep是不存在的或者至少为大幅减小(即，小于20()0A )。在一个实施例中，可进一步去除或减薄形成在背面金属部件130上方的钝化层140以与背面金属部件130相邻的栅格膜210相对平齐。
[0046]图5示出了可放置在图4的栅格膜210内形成的凹槽中的滤色片阵列510.1-510.N(即，本文称为CFA)。如图5所示，滤色片510.1-510.N可利用形成在栅格膜210中的凹槽而在栅格膜210中自对齐，因此，可以改善滤色片510.1-510.N的对齐。
[0047]滤色片510.1-510.N中的每一个都可以用于允许预定波长的光穿过滤色片同时反射其他波长的光，从而使得图像传感器(未示出)确定由每个对应像素所接收的光的颜色。可以改变滤色片510.1-510.N,诸如包括红色、绿色和蓝色滤色片的组合。还可以使用诸如青色、黄色和洋红色的其他组合。还可以改变滤色片510.1-510.N的不同颜色和/或颜色组合的数目。例如，滤色片510.1-510.N可包括着色或染色的材料，诸如丙烯酸。例如，聚甲基丙烯酸甲酯(“PMMA”)或丙二醇单硬脂酸酯(“PGMS”)是合适的材料，可利用它们增加颜料或染料来形成滤色片510.1-510.No然而,还可以使用其他材料。可通过任何适合的方法形成滤色片510.1-510.N。
[0048]图5还示出了背面金属部件130/钝化层140的顶面和与背面金属部件130相邻的栅格膜210的部分之间减小的阶梯高度Hminstep。再次，应该注意，仅仅为了说明的目的，增大了图5所示减小的阶梯高度Hminstep。理论上，减小的阶梯高度Hminstep是不存在的，或者至少为大幅减小(即，小于2000A )。如上文所讨论的，减小的阶梯高度和改善的对齐可提高滤色片510.1-510.N的滤色片均匀性，以及改善像素150.1-150.N的信噪比性能和量子效应(“QE”)性能。
[0049]在一个实施例中，提出了一种方法。该方法包括:提供衬底，具有形成在其中的光电二极管和位于衬底背面的导电部件；在衬底的背面和导电部件上方形成钝化层；在钝化层上方形成栅格膜；减少位于导电部件上方的栅格膜；以及图案化栅格膜以形成栅格图案。
[0050]在另一个实施例中，提出了另一种方法。该方法包括:提供半导体晶圆，具有形成在半导体晶圆背面的导电部件以及形成在半导体晶圆内的多个像素器件；在CMOS图像传感器的背面和导电部件上方形成栅格膜；减少位于导电部件上方的栅格膜；以及图案化栅格膜以形成栅格图案。
[0051]在一个实施例中，提供了一种器件。该器件包括:衬底、形成在衬底中的光电二极管、形成在衬底背面上的导体、形成在衬底背面上的钝化层以及形成在钝化层上的图案化栅格膜，图案化栅格膜具有与导体的顶面基本平齐的顶面。
[0052]应该理解，以上描述提供了实施例的一般描述，并且实施例可包括许多其他部件。例如，实施例可包括形成接触件、钝化层、模塑料、互连结构(例如，为器件提供电互连的线路和通孔、金属层以及层间介电层)。另外，仅仅为了说明的目的，提供像素和滤色片的结构、放置和位置，因此，其他实施例可使用不同的结构、放置和位置。
[0053]尽管详细描述了本实施例及它们的优点，但是应该理解，在不背离所附权利要求限定的本发明的精神和范围的情况下，本文可以进行各种改变、替换和变更。例如，本领域的技术人员会很容易理解，当在本发明的范围内时，可改变上文所述的结构和步骤的顺序。
[0054]此外，本申请的范围不用于限制说明书中所述工艺、机器装置、制造和物质组成、工具、方法和步骤的特定实施例。本领域的技术人员容易理解，根据本发明可以利用与本文描述对应的实施例执行基本相同或实现基本相同结果的目前现有或或即将开发的工艺、机器装置、制造和物质组成、工具、方法或步骤。因此，所附权利要求用于包括这种工艺、机器装置，制造和物质组成，工具、方法或步骤范围内。
【权利要求】
1.一种方法，包括: 提供衬底，所述衬底具有光电二极管和位于所述衬底的第一面上的导电部件； 在所述衬底的第一面和所述导电部件上方形成钝化层； 在所述钝化层上方形成栅格膜； 减少所述导电部件上方的所述栅格膜；以及 图案化所述栅格膜以形成栅格图案。
2.根据权利要求1所述的方法，进一步包括: 在所述栅格图案中形成滤色片，所述栅格图案使所述滤色片与所述光电二极管对齐。
3.根据权利要求1所述的方法，其中，形成所述栅格膜包括:将所述栅格膜形成为具有约I O(K)A和约8000A之间的厚度。
4.根据权利要求1所述的方法，其中，所述栅格膜相对于所述导电部件上方的所述钝化层的第一表面的高度被减小至小于约2000A。
5.根据权利要求1所述的方法，其中，所述栅格膜相对于所述导电部件的第一表面的高度被减小至小于约20001
6.根据权利要求1所述的方法，其中，所述栅格膜由选自由电介质、金属、绝缘体和它们的组合所组成的组中的材料制成。
7.根据权利要求1所述的方法，图案化所述栅格膜进一步包括: 图案化所述栅格膜上方的光刻胶；以及 使用回蚀工艺去除所述栅格膜。
8.根据权利要求1所述的方法，减少所述栅格膜进一步包括: 使用化学机械抛光(CMP)步骤减薄所述导电部件上方的栅格膜。
9.一种方法，包括: 提供衬底，所述衬底具有形成在所述衬底的第一面上的多个导电部并且还具有多个像素器件； 在所述衬底的第一面和所述导电部件上方形成栅格膜； 减少所述导电部件上方的所述栅格膜；以及 图案化所述栅格膜以形成栅格图案。
10.一种器件，包括: 衬底； 光电二极管，形成在所述衬底中； 导体，形成在所述衬底的第一面上； 钝化层，形成在所述衬底的第一面上； 图案化栅格膜，形成在所述钝化层上方，所述图案化栅格膜具有与所述导体的第一面基本平齐的第一面。
【文档编号】H01L27/146GK103456751SQ201310153835
【公开日】2013年12月18日 申请日期:2013年4月27日 优先权日:2012年5月31日
【发明者】曾建贤, 郑乃文, 伍寿国, 王明璁, 吴东庭 申请人:台湾积体电路制造股份有限公司