半导体器件的制造方法与流程

本申请涉及半导体器件（或半导体集成电路装置）的制造方法，尤其涉及适用于树脂模制技术的有效技术。

背景技术：
日本特开2010-2630668号公报（专利文献1）涉及QFP（QuadFlatPackage）、QFN（QuadFlatNon-leadedPackage）等的树脂密封技术。其中公开了在栅极嵌入片上设置槽部，以使得角部的内部引线不会因模具的栅极嵌入片（GateInsertPiece）造成的夹持压力集中而变形的技术。在日本特开2001-320007号公报（专利文献2）或与其对应的美国专利第6744118号公报（专利文献3）中，涉及使用了引线框的单面整体模制。其中公开了为了避免与封装切割有关的各种问题，对单位器件区域间边界部的连接条（tiebar）部分实施半蚀刻的技术。<专利文献1>日本特开2010-263066号公报<专利文献2>日本特开2001-320007号公报<专利文献3>美国专利第6744118号公报

技术实现要素：
（发明要解决的问题）在引线框部件的模制工序中，如果以转印模制为例，在用模具夹住了引线框的连接条（阻挡条，dambar）的状态下，向腔体内供给树脂。此时，为了可以用模具的夹持部可靠地夹持连接条，夹持部的宽度比连接条的宽度大。其结果，引线（内部引线、外部引线）和悬吊引线（即，芯片焊盘支撑引线）各自的一部分也被模具夹持。而且，如果悬吊引线被模具夹持，则悬吊引线因该夹持压力而变形，连结该悬吊引线的芯片焊盘（diepad）的位置朝上方或下方移动。在此，本申请发明人通过研究分析发现，如果芯片焊盘朝着芯片焊盘偏移（offset）的方向移动到预定的位置以后，则可能会产生封装裂纹。更详细地说，例如，对于在模制时刻芯片焊盘已经下移（downset）的引线框，如果该芯片焊盘移动到预定的位置的下方，在则芯片焊盘的下表面侧形成的密封体形成得比所希望的厚度薄。其结果发现，如果向在芯片焊盘的下表面侧形成的密封体施加应力，则成为产生封装裂纹的原因。另外，在模制时刻芯片焊盘已经上移的引线框中，如果芯片焊盘移动到预定的位置的上方，则此时，在芯片焊盘的上表面侧形成的密封体形成得也比所希望的厚度薄，所以如果向在芯片焊盘的上表面侧形成的密封体施加应力，仍成为产生封装裂纹的原因。下面说明用来解决这样的课题的方案等，其它的目的和新颖特征，从本发明的描述和附图可以清楚地看出。（用来解决问题的方案）如果简要地说明本申请中公开的发明中的代表性方案的概要，则如下所述。即，本申请的一实施方式的概要是，在各边具有引线的树脂双面密封型的半导体器件的制造方法中，在芯片焊盘部下移了的引线框的芯片焊盘支撑引线和连接条的连结部的上表面或下表面上设置凹部。（发明的效果）如果简要地说明由本申请中公开的发明中的代表性方案分别得到的效果，则如下所述。即，如果使用上述本申请的一实施方式，则可以防止树脂密封时的芯片焊盘支撑引线的变形。附图说明图1是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（引线框准备工序结束时刻）的引线框俯视图。图2是图1的X-X'剖面的剖面图。图3是图1的D-D'剖面的剖面图。图4是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（芯片键合工序结束时刻）的引线框俯视图。图5是图4的X-X'剖面的剖面图。图6是图4的D-D'剖面的剖面图。图7是本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）用来说明的组装工序途中（线键合工序结束时刻）的引线框俯视图。图8是图7的X-X'剖面的剖面图。图9是图7的D-D'剖面的剖面图。图10是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的主要部分（密封工艺）的组装工序途中（引线框的夹持工序）的引线框俯视图。图11是图10的引线框的角部切出区域R1的放大俯视图。图12是图11的M-M'的示意剖面图（引线框的夹持工序）。图13是图10的X-X'剖面的示意剖面图（引线框的夹持工序）。图14是图10的D-D'剖面的示意剖面图（引线框的夹持工序）。图15是图10的C-C'剖面的示意剖面图（引线框的夹持工序）。图16是图11的M-M'的示意剖面图（树脂密封工序）。图17是图10的X-X'剖面的示意剖面图（树脂密封工序结束时刻）。图18是把用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的示意剖面（上侧、但是省略了密封体内部的结构）和上表面（下侧）一并示出的说明图（引线框角部切断工序前）。图19是图18的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图20是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（引线框角部切断工序中）。图21是图20的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图22是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（连接条切断工序中）。图23是图22的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图24是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（连接条切断工序后）。图25是图24的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图26是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的分离了的封装（密封体）的俯视图。图27是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的分离了的封装（密封体）的仰视图。图28是图26的X-X'剖面的剖面图。图29是图26的D-D'剖面的剖面图。图30是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（非分支芯片焊盘支撑引线）的引线框俯视图。图31是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（简单大面积芯片焊盘）的引线框俯视图。图32是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（带开口的大面积芯片焊盘）的引线框俯视图。图33是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的密封工艺有关的变形例的、与图12对应的示意剖面图（引线框的夹持工序）。图34是用来说明本申请的上述一实施方式的半导体器件的制造方法的概要的图11的M-M'的示意剖面图（树脂密封工序）。（附图标记说明）1：引线框或其单位器件区域；1a：引线框等的上表面（第一主面）；1b：引线框等的下表面（第二主面）；2：半导体芯片；2a：半导体芯片的上表面或表面（第一主面）；2b：半导体芯片的下表面或背面（第二主面）；3：框部；4：连接条；4c：连接条的角部；4s：连接条的边；5：引线；5b：引线弯曲部；5i：内部引线部；5p：外部引线部；6：芯片焊盘；6a：芯片焊盘的上表面或表面（第一主面）；6b：芯片焊盘的下表面或背面（第二主面）；7：芯片焊盘支撑引线；7a：芯片焊盘支撑引线的第一分支；7b：芯片焊盘支撑引线的第二分支；8：凹部；9：接合部件层；10：连结部；11：下移部；12：分支部；14：通过弯曲部的直线；15：交点；16：键合焊盘；17：键合线；18：树脂密封体；18a：上侧树脂密封体（第一树脂密封体）；18b：下侧树脂密封体（第二树脂密封体）；19a：树脂密封体上表面；19b：树脂密封体下表面；20：引线弯曲部；21：连接条的中心线；22：芯片焊盘支撑引线的中心线；51a：上模具（第一模制模具）；51b：下模具（第二模制模具）；52：腔体；52a：上方腔体（第一腔体）；52b：下方腔体（第二腔体）；53a：上模具（第一模制模具）的夹持面；53b：下模具（第二模制模具）的夹持面；54：栅极部；55：排气部；58：夹持面凹部；59：切断装置；60c：角部切断模具；60t：连接条切断模具；61：切断模具保持部；62：封装承受台；R1：引线框的角部切出区域；Ta：芯片上的树脂厚度；Tb：芯片焊盘下的树脂厚度；Td：密封体连接条间间隔；Tf：引线框厚度；Tt：连接条宽度具体实施方式〔实施方式的概要〕首先，说明在本申请中公开的代表性的实施方式的概要。1．一种半导体器件的制造方法，包括以下工序：（a）准备引线框的工序，该引线框具有以下部位（x1）～（x7）：（x1）大致矩形框状的框部，（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，（x3）从上述连接条的4边中的各边向内外延伸的多个引线，（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，（x6）设置在上述连结部的上述第一主面侧或上述第二主面侧的凹部，（x7）以上述芯片焊盘在上述第二主面侧下移的方式设置在上述各芯片焊盘支撑引线上的下移部；（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序。2．在上述项1的半导体器件的制造方法中，上述凹部设置在上述连结部的上述第一主面侧。3．在上述项1或2的半导体器件的制造方法中，上述接合部件层是银浆料层。4．在上述项1-3中的任一项的半导体器件的制造方法中，上述凹部通过蚀刻形成。5．在上述项1-4中的任一项的半导体器件的制造方法中，上述芯片焊盘，从平面上说，包含在上述半导体芯片内。6．在上述项1-5中的任一项的半导体器件的制造方法中，在上述工序（d）时，上述第一腔体，从平面上说，包含在上述第二腔体内。7．在上述项1-6中的任一项的半导体器件的制造方法中，上述半导体芯片和上述芯片焊盘所在的位置处的上述第一树脂密封体的厚度比上述第二树脂密封体的厚度厚。8．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，具有第一分支和第二分支，上述第一分支经由第一连结部连结到对应的上述连接条的角部的一附近处，上述第二分支经由第二连结部连结到上述角部的另一附近处。9．在上述项8的半导体器件的制造方法中，上述凹部设置在上述第一分支和上述第二分支的分支部的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。10．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，实质上没有分支。11．在上述项10的半导体器件的制造方法中，在从上述连接条的上述各边向内外延伸的上述多个引线中，至少与上述各芯片焊盘支撑引线相邻的引线在上述引线框实质上所属的平面内且在上述连接条的内侧处具有弯曲部。12．在上述项11的半导体器件的制造方法中，上述凹部设置在通过上述弯曲部且平行于最接近上述凹部的上述连接条的一边的直线与最接近上述凹部的上述芯片焊盘支撑引线的交点的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。13．一种半导体器件的制造方法，包括以下工序：（a）准备引线框的工序，该引线框具有以下部位（x1）～（x6）：（x1）大致矩形框状的框部，（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，（x3）从上述连接条的4边中的各边向内外延伸的多个引线，（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，（x6）以上述芯片焊盘在上述第二主面侧下移的方式设置在上述各芯片焊盘支撑引线上的下移部；（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序；在此，在上述第一模制模具或上述第二模制模具的与上述连结部对应的部分设置有夹持面凹部。14．在上述项13的半导体器件的制造方法中，上述夹持面凹部设置在上述第一模制模具上。然后，说明在本申请中公开的其它实施方式的概要。1．一种半导体器件的制造方法，包括以下工序：（a）准备引线框的工序，该引线框具有以下部位（x1）～（x6）：（x1）大致矩形框状的框部，（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，（x3）从上述连接条的4边中的各边向内外延伸的多个引线，（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，（x6）在上述连结部的上述第一主面侧或上述第二主面侧设置的凹部，（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序。2．在上述项1的半导体器件的制造方法中，上述凹部设置在上述连结部的上述第一主面侧。3．在上述项1或2的半导体器件的制造方法中，上述接合部件层是银浆料层。4．在上述项1-3中的任一项的半导体器件的制造方法中，上述凹部通过蚀刻形成。5．在上述项1-4中的任一项的半导体器件的制造方法中，上述芯片焊盘，从平面上说，包含在上述半导体芯片内。6．在上述项1-5中的任一项的半导体器件的制造方法中，在上述工序（d）时，上述第一腔体，从平面上说，包含在上述第二腔体内。7．在上述项1-6中的任一项的半导体器件的制造方法中，上述半导体芯片和上述芯片焊盘所在的位置处的上述第一树脂密封体的厚度比上述第二树脂密封体的厚度厚。8．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，具有第一分支和第二分支，上述第一分支经由第一连结部连结到对应的上述连接条的角部的一附近处，上述第二分支经由第二连结部连结到上述角部的另一附近处。9．在上述项8的半导体器件的制造方法中，上述凹部设置在上述第一分支和上述第二分支的分支部的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。10．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，实质上没有分支。11．在上述项10的半导体器件的制造方法中，在从上述连接条的上述各边向内外延伸的上述多个引线中，至少与上述各芯片焊盘支撑引线相邻的引线在上述引线框实质上所属的平面内且在上述连接条的内侧处具有弯曲部。12．在上述项11的半导体器件的制造方法中，上述凹部设置在通过上述弯曲部且平行于最接近上述凹部的上述连接条的一边的直线与最接近上述凹部的上述芯片焊盘支撑引线的交点的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。13．一种半导体器件的制造方法，包括以下工序：（a）准备引线框的工序，该引线框具有以下部位（x1）～（x5）：（x1）大致矩形框状的框部，（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，（x3）从上述连接条的4边中的各边向内外延伸的多个引线，（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序；在此，在上述第一模制模具或上述第二模制模具的与上述连结部对应的部分设置有夹持面凹部。14．在上述项13的半导体器件的制造方法中，上述夹持面凹部设置在上述第一模制模具上。〔本申请中的记载形式、基本用语、用法的说明〕1．在本申请中，说明实施方式时，为了方便有时分成多个部分进行说明，但除了特别明示的情形以外，它们不是相互间独立的，对于一个例子的各部分，一个例子是另一个例子的一部分细节或一部分/全部的变形例等。另外，原则上对相同的部分省略重复说明。另外，实施方式中的各构成要素，除了特别明示不是这样的情形、从原理上看很显然限于该数目的情形和从上下文看很显然不是这样的情形以外，不是必需的。而且，在本申请中，提到“半导体器件”时主要指以各种晶体管（有源元件）为中心，在半导体芯片等（例如单晶硅衬底）上集成了电阻、电容等而得到的半导体器件。在此，作为各种晶体管的代表，可以例示以MOSFET（MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管）为代表的MISFET（MetalInsulatorSemiconductorFieldEffectTransistor，金属绝缘物半导体场效应晶体管）。此时，作为集成电路构成的代表，可以例示以把N沟道型MISFET和P沟道型MISFET组合得到的CMOS（ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）型集成电路为代表的CMIS（ComplementaryMetalInsulatorSemiconductor，互补金属绝缘物半导体）型集成电路。现在的半导体器件即LSI（LargeScaleIntegration，大规模集成电路）的晶片工序，通常可以分为以下两部分。即，其一，从作为原材料的硅晶片的搬入大致到金属前（Premetal）工序（由M1布线层下端和栅极电极结构之间的层间绝缘膜等的形成、接触孔形成、钨栓塞、埋入等构成的工序）的FEOL（FrontEndofLine，生产线的前段）工序。另一是，从M1布线层形成开始大致到形成对于铝系焊盘电极上的最终钝化膜的焊盘开口（在晶片级封装工艺中，也包含该工艺）的BEOL（BackEndofLine，生产线的后段）工序。另外，在“半导体器件”中包含功率/晶体管等的单体电子器件。2．同样地，在实施方式等的说明中，关于材料、组成等，提到“由A构成的X”等时也是，除了特别明示不是这样的情形和从上下文看很显然不是这样的情形以外，并不排除A以外的要素是主要构成要素之一的情形。例如，关于成分，指“包含A作为主要成分的X”等。例如，提到“硅部件”等时也是，不限于纯硅，也包括包含SiGe合金和其它以硅为主要成分的多元合金、其它添加物等的部件。3．同样地，关于图形、位置、属性等，虽然示出优选的例子，但除了特别明示不是这样的情形和从上下文看很显然不是这样的情形以外，当然并不严格地限定于此。4．而且，在提到特定的数值、数量时，除了特别明示不是这样的情形、从原理上看很显然限于该数目的情形和从上下文看很显然不是这样的情形以外，可以是超过该特定数值的数值，也可以是不到该特定数值的数值。5．在提到“晶片”时，通常指其上形成半导体器件（半导体集成电路装置、电子装置也相同）的单晶硅晶片，但当然也包含外延生长晶片、SOI衬底、LCD玻璃衬底等的绝缘衬底与半导体层等的复合晶片等。6．在本申请中，引线框的连接条，与QFP系封装的密封体的平面形状对应，具有大致矩形的框状的形状（也可以在一部分上有缺口部分）。而且，经由专用的支撑引线、芯片焊盘支撑引线的延长或通常的引线的外部引线等而被支撑在框部上。以下，把与密封体的4边对应的连接条的各部分称为“连接条的4边”。另外，把被该大致矩形的连接条包围的区域（矩形区域）称为“连接条的内部”，把该矩形区域以外即连接条的外侧称为“连接条的外部”。〔实施方式的细节〕进一步详述实施方式。在各图中，用同一或类似的记号或附图标记表示同一或相同的部分，原则上不重复说明。另外，在附图中，在复杂时或在与空隙的区别明确时，即使是剖面有时也反而省略阴影线等。与此相关，在从说明等显而易见时等，即使是平面上封闭的孔，有时也省略背景的轮廓线。而且，即使不是剖面，有时为了明示不是空隙，也添加阴影线。另外，关于二者择一时的称呼，对于把一方作为“第1”等，把另一方称为“第2”等的情况，有时按照代表性实施方式对应地示出例子，但当然即使称为例如“第1”，也并不限定于例示的该选择项。1．本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的说明（主要是图1～图9）在以下的例子中，主要以QFP（QuadFlatPackage）型器件，具体地，LQFP（LowProfileQuadFlatPackage）型器件或TQFP（ThinQuadFlatPackage）型器件为例具体地说明。但是，当然这些例子也可以适用于使用了引线框的其它双面密封型器件等。另外，在以下的例子中，主要具体地说明在引线框的上侧设置凹部，但当然也可以在引线框的下侧设置凹部。而且，在以下的例子中，为了说明的方便，主要说明使芯片搭载面朝上地密封的方法，但当然也可以使芯片搭载面朝下地密封。另外，在以下的例子中，为了避免复杂，具体地说明在引线框的一个芯片焊盘上搭载一个芯片的例子，但当然也可以在一个芯片焊盘上层叠或横向并排着搭载多个。在该例子中，同样地，为了避免复杂，对引线框的单个单位器件区域具体地说明，但作为引线框，当然也可以是把单位器件区域矩阵状排列得到的引线框。而且，在以下的例子中，作为芯片键合的方法，具体地说明使用银浆料的方法，但当然也可以是使用其它浆料、DAF（DieAttachFilm，芯片贴合膜）的方法。另外，在以下的例子中，为了图示的方便，引线条数图示为30条左右，但是在实际的器件中主要为例如200-600条左右。图1是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（引线框准备工序结束时刻）的引线框俯视图。图2是图1的X-X'剖面的剖面图。图3是图1的D-D'剖面的剖面图。图4是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（芯片键合工序结束时刻）的引线框俯视图。图5是图4的X-X'剖面的剖面图。图6是图4的D-D'剖面的剖面图。图7是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（线键合工序结束时刻）的引线框俯视图。图8是图7的X-X'剖面的剖面图。图9是图7的D-D'剖面的剖面图。基于它们说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）。首先，利用图1说明组装中使用的引线框1（或其单位器件区域）。像图1所示的那样，引线框1的周边部为大致矩形框状（例如，大致正方形）的框部3。而且，在其内侧设置有大致矩形框状的连接条4。在框部3和连接条4的大致中央部设置有芯片焊盘6，是所谓的“小面积芯片焊盘”，在芯片焊盘6的第一主面6a上搭载了半导体芯片2时，芯片焊盘6在平面上是包含在半导体芯片2内的关系。芯片焊盘6，例如，通过4条芯片焊盘支撑引线7被连结支撑在框部3和连接条4（连接条的角部4c）上，在该例子中，各芯片焊盘支撑引线7的外端侧在分支部12分支，具有第一分支7a和第二分支7b（合称“分支”）。在各芯片焊盘支撑引线7的分支部12的内侧设置有下移部11，在各分支7a、7b与连接条4的连结部10、且在芯片焊盘6的第一主面6a侧（引线框的第一主面1a侧）即芯片焊盘支撑引线7的第一主面1a侧，设置有通过例如蚀刻形成的凹部8。另外，在该例子中，该凹部8是在引线框的构图后通过蚀刻形成的，但该蚀刻的时刻也可以与引线框的构图同时或者在其前。另外，作为凹部8的形成方法，除了蚀刻以外，也可以是机械的方法。但是，利用蚀刻时，在不会造成芯片焊盘支撑引线7的其它部分变形等和加工精度高的方面是有利的。在连接条4的各边4s上分别连结有多个引线5，外部引线部5p向外部延伸，例如，与框部3连结并被支撑，内部引线部5i向内部延伸。在此，可以把与引线框的主面平行且与芯片焊盘的主面和芯片焊盘以外的引线框的主面靠近的一个平面作为“引线框实质上所属的平面”。在该例子中，在一部分内部引线部5i中有在引线框实质上所属的平面内处弯曲的弯曲部5b。而且，可以定义通过与芯片焊盘支撑引线7相邻的内部引线部5i的弯曲部5b且平行于该引线所属的连接条4的边4...