半导体发光器件的制作方法
【专利摘要】本发明公开了一种半导体发光器件。所述半导体发光器件包括：包括第一导电半导体层、有源层和第二导电半导体层的多个化合物半导体层；在所述多个化合物半导体层下方的垫；在所述多个化合物半导体层上的电极层；和设置在所述多个化合物半导体层上并对应于所述垫的减震构件。
【专利说明】半导体发光器件
[0001]本申请是申请日为2009年11月16日、申请号为200910212291.X、发明名称为“半导体发光器件”的中国专利申请的分案申请。
[0002]相关申请
[0003]根据35U.S.C.119和35U.S.C.365，本申请要求韩国专利申请10-2008-0113227(2008年11月14日提交)的优先权，通过引用将其全部内容并入本文。
【技术领域】
[0004]本发明实施方案涉及半导体发光器件。
【背景技术】
[0005]II1-V族氮化物半导体由于其物理和化学特性而作为发光二极管(LED)或激光二极管(LD)的芯材料得到关注。II1-V族氮化物半导体主要包括组成通式为InxAlyGa1^yN(O ^ x ^ I,O ^ y ^ 1,0^ x+y ^ I)的半导体材料。
[0006]LED是一种半导体器件，其利用化合物半导体的特性通过将电转化为红外线或光来传输/接收信号并且用作光源。
[0007]采用这种氮化物半导体的LED和LD主要用于发光器件以获得光，并已经作为光源应用于各种设备(例如，便携式电话的键盘、电布告板、照明装置的发光部件)。
【发明内容】
[0008]本发明实施方案提供一种半导体发光器件，其包括在对应于垫的位置处提供的减震构件。`
[0009]本发明实施方案提供一种半`导体发光器件，其包括在对应于垫的多个化合物半导体层上提供的减震构件。
[0010]本发明实施方案提供一种半导体发光器件，其包括在多个化合物半导体层上提供的减震构件和在所述化合物半导体层的周边部分下方的沟道层。一个实施方案提供一种半导体发光器件，包括:包括第一导电半导体层、有源层和第二导电半导体层的多个化合物半导体层；在所述多个化合物半导体层下方的垫；在所述多个化合物半导体层上的电极层；和设置在所述多个化合物半导体层上并对应于所述垫的减震构件。
[0011]一个实施方案提供一种半导体发光器件，包括:包括第一导电半导体层、有源层和第二导电半导体层的多个化合物半导体层；在第一导电半导体层的周边部分的透明沟道层；在所述多个化合物半导体层下方的垫；在所述多个化合物半导体层上的电极层；在所述电极层上的导电支撑构件；和对应于所述垫并形成在电极层和导电支撑构件之间的减震构件。
[0012]在附图和以下说明中阐述了一个或多个实施方案的细节。通过说明书和附图以及通过权利要求将使其它特征变得显而易见。
[0013]本发明还涉及以下实施方案。[0014]1.一种半导体发光器件，包括:
[0015]多个化合物半导体层，其包括第一导电半导体层、有源层和第二导电半导体层；
[0016]在所述多个化合物半导体层下方的垫；
[0017]在所述多个化合物半导体层上的电极层；和
[0018]设置在所述多个化合物半导体层上并对应于所述垫的减震构件。
[0019]2.根据I所述的半导体发光器件，其中所述电极层形成在所述减震构件和所述多个化合物半导体层之间。
[0020]3.根据I所述的半导体发光器件，还包括在所述电极层上的导电支撑构件，其中所述减震构件形成在所述电极层和所述导电支撑构件之间。
[0021]4.根据I所述的半导体发光器件，包括在所述电极层的周边部分处形成的沟道层。
[0022]5.根据4所述的半导体发光器件，其中所述沟道层由金属氧化物或金属氮化物形成。
[0023]6.根据I所述的半导体发光器件，其中所述减震构件包括W和Mo中的至少一种。
[0024]7.根据I所述的半导体发光器件，其中所述减震构件通过使用具有高熔点的金属材料形成为约Iym?约10 μ m的厚度。
[0025]8.根据4所述的半导体发光器件，其中所述沟道层形成在所述电极层和所述多个化合物半导体层之间。
[0026]9.根据8所述的半导体发光器件，其中所述沟道层包括选自Si02、SiOx, SiOxNy、Si3N4' Al2O3' TiO2, ΙΤΟ、ΙΖΟ、ΙΖΤΟ、ΙΑΖΟ、IGZO、IGTO、AZO, ΑΤΟ、GZ0、IrOx、RuOx、RuOx/1 ΤΟ,Ni / IrOx / Au 和 Ni / IrOx / Au / ITO 中的至少一种。
[0027]10.根据8所述的半导体发光器件，其中所述沟道层的内部部分形成在所述多个化合物半导体层上，所述沟道层的外部部分延伸至所述多个化合物半导体层的外侧。
[0028]11.一种半导体发光器件，包括:
[0029]多个化合物半导体层，其包括第一导电半导体层、有源层和第二导电半导体层；
[0030]在所述第一导电半导体层的周边部分处的透明沟道层；
[0031]在所述多个化合物半导体层下方的垫；
[0032]在所述化合物半导体层上的电极层；
[0033]在所述电极层上的导电支撑构件；和
[0034]对应于所述垫并且形成在所述电极层和所述导电支撑构件之间的减震构件。
[0035]12.根据11所述的半导体发光器件，在所述电极层和所述化合物半导体层之间存在欧姆接触层。
[0036]13.根据11所述的半导体发光器件，其中所述减震构件在对应于所述垫的区域中形成为具有预定厚度，所述减震构件包括W或Mo。
[0037]14.根据11所述的半导体发光器件，其中所述电极层包括导电支撑构件，并且所述减震构件具有在所述导电支撑构件中的柱形或多边棱柱形。
[0038]15.根据11所述的半导体发光器件，其中所述透明沟道层由绝缘层或导电层形成。
[0039]16.根据11所述的半导体发光器件，其中所述第一导电半导体层是基于II1-V族化合物半导体的N-型半导体，所述第二导电半导体层是基于II1-V族化合物半导体的P-型半导体。
[0040]17.根据11所述的半导体发光器件，包括多个垫和多个减震构件。
[0041]18.根据11所述的半导体发光器件，其中所述减震构件基于W和Mo中的至少一种并具有约Iym?约10 μ m的厚度。
[0042]19.根据11所述的半导体发光器件，包括在所述电极层和所述第二导电半导体层之间形成的层或多个图案，并包括选自Si02、Si0x、Si0xNy、Si3N4、Al203、Ti02、IT0、IZ0、IZT0、ΙΑΖ0、IGZO、IGTO、ΑΖΟ、ΑΤΟ、GZO、IrOx、RuOx 中的至少一种。
[0043]20.根据11所述的半导体发光器件，包括在所述电极层和所述第二导电半导体层之间形成的N-型半导体层。
【专利附图】
【附图说明】
[0044]图1是示出根据第一实施方案的半导体发光器件的侧视截面图；
[0045]图2是图1的底视图；
[0046]图3?9是示出图1的半导体发光器件的制造方法的图；
[0047]图10是示出根据第二实施方案的半导体发光器件的侧视截面图；
[0048]图11是示出根据第三实施方案的半导体发光器件的侧视截面图；和
[0049]图12是示出根据第四实施方案的半导体发光器件的侧视截面图。
【具体实施方式】
[0050]以下，将参考附图来描述根据实施方案的半导体发光器件。
[0051]在关于实施方案的说明中，附图所示元件的尺寸只是用于说明性目的，实施方案不限于此。
[0052]在实施方案的说明中，应理解的是，当层(或膜)、区域、图案或结构被称为在另一衬底、另一层(或膜)、另一区域、另一垫或另一图案“之上”或“之下”时，其可以“直接地”或“间接地”在其它的衬底、层(或膜)、区域、垫或图案上，或者也可以存在一个或多个中间层。层的这种位置已经参照附图进行描述。
[0053]图1是示出根据第一实施方案的半导体发光器件100的侧视截面图，图2是图1的底视图。
[0054]参照图1和2，半导体发光器件100包括:第一导电半导体层110、有源层120、第二导电半导体层130、电极层150、减震构件155、导电支撑构件160和垫170。
[0055]半导体发光器件100包括基于多个化合物半导体例如II1-V族元素化合物半导体的发光二极管(LED)。LED可以是发蓝光、绿光或红光的有色LED或UV LED。在实施方案范围内，LED发出的光可以不同。
[0056]化合物半导体层包括第一导电半导体层110、有源层120和第二导电半导体层130。
[0057]第一导电半导体层110 可包括 GaN、AIN、AlGaN, InGaN, InN, InAlGaN, Al InN、AlGaAs, GaP, GaAs, GaAsP或AlGalnP，其为掺杂有第一导电掺杂剂的II1-V族元素化合物半导体。当第一导电半导体为N-型半导体时，第一导电掺杂剂包括N-型掺杂剂，例如S1、Ge、Sn、Se或Te。第一导电半导体层110可包括单层或多层，但是实施方案不限于此。
[0058]在第一导电半导体层110下方形成垫170。垫170可具有预定形状和预定图案，但是实施方案不限于此。垫170可设置在第一导电半导体层110的下部的中心处以供给电流。垫170可为圆形或多边形形状。垫170连接至在第一导电半导体层110下方形成的第一电极(未显不)，或者可为第一导电半导体层Iio另外提供第一电极,但是实施方案不限于此。
[0059]垫170可利用T1、Al、In、Ta、Pd、Co、N1、S1、Ge、Ag或Au形成，但是实施方案不限于此。
[0060]有源层120形成在第一导电半导体层110上并且可具有单量子阱结构或多量子阱结构。有源层120可具有使用II1-V族元素化合物半导体材料的阱层和势垒层的结构。例如，有源层120可具有InGaN阱层/ GaN势垒层的结构。在有源层120上方和/或下方可形成导电覆层，其可包括AlGaN基半导体。
[0061]在有源层120上形成第二导电半导体层130。第二导电半导体层130可包括GaN、AlN、AlGaN、InGaN, InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP 或 AlGalnP，其是掺杂有第二导电掺杂剂的πι-v族元素化合物半导体。当第二导电半导体是P-型半导体时，第二导电掺杂剂包括P-型掺杂剂例如Mg或Zn。第二导电半导体层130可具有单层或多层，但是实施方案不限于此。
[0062]第一导电半导体层110、有源层120和第二导电半导体层130可定义为发光结构。
[0063]第二导电半导体层130可在其上提供有N-型半导体层或P-型半导体层。第一导电半导体层110可实现为P-型半导体层，第二导电半导体层130可实现为N-型半导体层。相应地,发光结构可包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。`
[0064]在第二导电半导体层130和电极层150之间形成层或多个图案，因此由于电阻差异所导致的电流分配可得到分散。所述层或所述多个图案包括Si02、SiOx, SiOxNy、Si3N4,Al203、Ti02、ΙΤΟ、ΙΖΟ、ΙΖΤΟ、ΙΑΖΟ、IGZO、IGT0、ΑΖΟ、ΑΤΟ、GZO、IrOx 和 RuOx 中的至少一种。
[0065]在第二导电半导体层130上形成电极层150。电极层150可包括反射电极层、欧姆接触层和粘附层中的至少一种。电极层150可包含金属材料和氧化物材料中的至少一种。反射电极层可包含Ag、N1、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf或上述元素的选择性组合中的至少一种。欧姆接触层可包含选自ITO (氧化铟锡)、IZO (氧化铟锌)、IZTO (氧化铟锌锡)、IAZO (氧化铟铝锌)、IGZO (氧化铟镓锌)、IGTO (氧化铟镓锡)、AZO (氧化铝锌)、八1'0(氧化锑锡)、620(氧化镓锌)、11'0!￡、1?110!￡、1?110!￡ / ΙΤ0,Ni / IrOx / Au 和 Ni / IrOx /Au / IT0、Pt、N1、Au、Rh 和 Pd 中的至少一种。粘附层可包含 T1、Au、Sn、N1、Cr、Ga、In、B1、Cu、Ag和Ta中的至少一种。电极层150可由籽金属形成。
[0066]在电极层150和第二导电半导体层130之间可进一步形成欧姆接触层(未显示)。该欧姆接触层可包括层或多个图案。该欧姆接触层包含选自氧化铟锡(ΙΤ0)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铝锌(AZO)、氧化锑锡(ΑΤ0)、氧化镓锌(GZO)、IrOx、RuOx、RuOx / IT0、Ni / IrOx / Au 和Ni / IrOx / Au / ITO中的至少一种，但是实施方案不限于此。
[0067]在电极层150上对应于垫170的位置处形成具有预定尺寸的减震构件155。[0068]减震构件155可包含具有高熔点的金属材料(例如W、Mo)或具有高强度的导电金属材料。减震构件155可具有约I μ m或更大的最小厚度以提高其强度。例如，减震构件155可具有约Ιμm~约10 μ m的厚度。
[0069]如图2所示，减震构件155的尺寸可大于垫170的尺寸。减震构件155可具有足以吸收从垫170传递的震动的尺寸。
[0070]如果采用多个垫170，则可采用多个减震构件155。减震构件155使得当垫170接合时导致半导体层110、120和130弯曲的震动最小化。因此，可防止导致芯片特性劣化的LED芯片的破裂或脱层。
[0071]导电支撑构件160可在电极层150和缓冲构件155上形成。导电支撑构件160可用作基础衬底。导电支撑构件160可利用Cu、Au、N1、Mo、Cu-W或者载体晶片例如S1、Ge、GaAs、ZnO、SiC、SiGe和GaN实现。导电支撑构件160可通过电镀方案或者以板的形式形成，但是实施方案不限于此。导电支撑构件160可具有约30 μ m~约150 μ m的厚度,但是实施方案不限于此。
[0072]导电支撑构件160与第二导电半导体层130的周边部分接触，或者电极层150可与第二导电半导体层130接触，但是实施方案不限于此。
[0073]图3~9是示出图1的半导体发光器件的制造方法的图。
[0074]参照图3，将衬底101装载到生长设备上，并且在衬底101上形成III~VI族元素化合物半导体层。
[0075]生长设备可包括:电子束蒸发设备、物理气相沉积(PVD)设备、化学气相沉积(CVD)设备、等离子体激光沉积(PLD)设备、双型热蒸发设备、溅射设备或金属有机化学气相沉积(MOCVD)设备，但是实施方案不限于此。
[0076]衬底101 可包括选自 Al203、GaN、SiC、Zn0、S1、GaP、InP、Ga203、导电衬底和 GaAs 中的一种。衬底101的上表面上可提供有凹凸图案。
[0077]此外，衬底101上可形成有利用II1-VI族元素化合物半导体形成的层或图案。例如，在衬底101上可形成有ZnO层(未显不)、缓冲层(未显不)和未掺杂的半导体层(未显示)中的至少一种。缓冲层和未掺杂的半导体层可利用II1-V族元素化合物半导体形成。缓冲层减小与衬底101的晶格常数差异。未掺杂的半导体层可利用未掺杂的GaN基半导体形成。
[0078]衬底101上形成有包括化合物半导体层的发光结构。该发光结构包括第一导电半导体层110、有源层120和第二导电半导体层130。
[0079]在衬底101上形成第一导电半导体层110,并且在第一导电半导体层110上形成有源层120。在有源层120上形成第二导电半导体层130。
[0080]第一导电半导体层110 可包括 GaN、AIN、AlGaN, InGaN, InN、InAlGaN、Al InN、AlGaAs、GaP、GaAs、GaAsP或AlGalnP，其为掺杂有第一导电掺杂剂的II1-V族元素化合物半导体。当第一导电半导体为N-型半导体时，第一导电掺杂剂包括N-型掺杂剂，例如S1、Ge、Sn、Se或Te。第一导电半导体层110可包括单层或多层，但是实施方案不限于此。
[0081]有源层120形成在第一导电半导体层110上并可具有单量子阱结构或多量子阱结构。有源层120可具有使用II1-V族元素化合物半导体材料的阱层和势垒层的结构。例如，有源层120可具有InGaN阱层/ GaN势垒层的结构。[0082]在有源层120上方和/或下方可形成导电覆层，并可包括AlGaN基半导体。
[0083]第二导电半导体层130形成在有源层120上。第二导电半导体层130可包括GaN、AlN、AlGaN、InGaN, InN、InAlGaN、Al InN、AlGaAs、GaP、GaAs、GaAsP 或者 AlGalnP，其为掺杂有第二导电掺杂剂的πι-v族元素化合物半导体。当第二导电半导体是P-型半导体时，第二导电掺杂剂包括P-型掺杂剂，例如Mg或Zn。第二导电半导体层130可具有单层或多层，但是实施方案不限于此。
[0084]第一导电半导体层110、有源层120和第二导电半导体层130可定义为发光结构135。此外，可在第二导电半导体层130上形成第三导电半导体层(例如N-型半导体层或P-型半导体层)。因此，发光结构135可具有N-P结结构、P-N结结构、N-P-N结结构和P_N_P结结构中的至少一种。
[0085]参照图4，在第二导电半导体层130或第三导电半导体层上形成电极层150。电极层150可通过使用溅射设备而在第二导电半导体层130的一部分或者全部上形成。电极层150可通过使用选自包括籽材料、欧姆材料、反射材料和粘附材料的组中的至少一种材料形成。
[0086]电极层150可包括反射电极层、欧姆接触层和粘附层中的至少一种。电极层150可包括金属材料和氧化物材料中的至少一种。反射电极层可包括Ag、N1、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf或上述物质的选择性组合中的至少一种。欧姆接触层可包括选自ITO(氧化铟锡)、IZO (氧化铟锌)、IZTO (氧化铟锌锡)、IAZO (氧化铟铝锌)、IGZO (氧化铟镓锌)、IGTO (氧化铟镓锡)、ΑΖ0 (氧化铝锌)、ΑΤ0 (氧化锑锡)、GZ0 (氧化镓锌)、Ir0x、Ru0x、Ru0x /ΙΤ0、Ni / IrOx / Au 和 Ni / IrOx / Au / ΙΤ0、Pt、N1、Au、Rh 和 Pd 中的至少一种。粘附层可包括T1、Au、Sn、N1、Cr、Ga、In、B1、Cu、Ag和Ta中的至少一种。电极层150可由籽金属形成。
`[0087]在第二导电半导体层130和电极层150之间形成层或多个图案，其中所述层或所述多个图案包括 Si02、Si0x、Si0xNy、Si3N4、Al203、Ti02、IT0、IZ0、IZT0、IAZ0、IGZ0、IGT0、AZ0、ΑΤΟ、GZO、IrOx和RuOx中的至少一种。
[0088]在电极层150和第二导电半导体层130之间可形成欧姆接触层(未显示)。欧姆接触层可包括层或多个图案。欧姆接触层可包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铝锌(AZO)、氧化锑锡(ΑΤ0)、氧化镓锌(GZO)、IrOx、RuOx、RuOx / ΙΤ0, Ni / IrOx / Au 和 Ni /IrOx / Au / ITO中的至少一种，但是实施方案不限于此。
[0089]参照图5和6，在电极层150上形成减震构件155。在通过电极层150上的掩模图案打开的第一区域(未显示)中形成减震构件155。第一区域具有足以覆盖用于垫170的区域的尺寸。
[0090]减震构件155可包括具有高熔点的金属材料(例如W、Mo)或者具有高强度的导电金属材料。减震构件155可具有约I μ m或更大的最小厚度以提高其强度。例如，减震构件155可具有约Ιμ--~约10 μ m的厚度。
[0091]可采用单个减震构件155或多个减震构件155。减震构件155可为柱形或多角柱形形状。减震构件155的数目或形状取决于垫170的数目或形状，但是实施方案不限于此。
[0092]图6是图5的平面图。虽然如图6所示，减震构件155在电极层150的中心区处形成为多边形形状，但是实施方案不限于此。
[0093]参照图7和8，可在电极层150和减震构件155上形成导电支撑构件160。导电支撑构件160可用作基础衬底。导电支撑构件160可通过使用Cu、Au、N1、Mo、Cu-W或者载体晶片例如S1、Ge、GaAs、ZnO、SiC、SiGe和GaN来实现。导电支撑构件160可通过电镀方案或者以板的形式形成，但是实施方案不限于此。导电支撑构件160可具有约30 μ m?约150 μ m的厚度，但是实施方案不限于此。
[0094]在形成导电支撑构件160之后，将导电支撑构件160置于基底上。此后，通过物理移除方案和/或化学移除方案移除衬底101。
[0095]物理移除方案是激光剥离(LLO)方案，其通过对衬底101照射具有预定波长带的激光束来分离衬底101。化学方案是当在衬底101和第一导电半导体层110之间形成有另外的半导体层时，通过使用湿蚀刻溶液移除该另外的半导体层(例如缓冲层)来分离衬底101。
[0096]通过感应耦合等离子体/反应离子蚀刻(ICP / RIE)方案，可蚀刻没有衬底101的第一导电半导体层110的表面。
[0097]参照图8和9，对芯片间的边界区域(例如，沟道区)实施台面蚀刻工艺以移除边界区域，使得芯片彼此分离。在第一导电半导体层110下方形成垫170。
[0098]例如，垫170可利用溅射设备在掩模图案的开口区域中形成。垫170可包括T1、Al、In、Ta、Pd、Co、N1、S1、Ge、Ag或Au,但是实施方案不限于此。
[0099]可在实施台面蚀刻工艺之前、在实施台面蚀刻工艺之后或者在将芯片彼此分离之后形成垫170，但是实施方案不限于此。
[0100]图9是图8的底视图。参照图9，在对应于第一减震构件155的位置的位置处形成垫170。垫170可为圆形或多边形形状。垫170可具有对应于减震构件155的形状。例如，垫170可具有多边形形状，但是实施方案不限于此。
[0101]减震构件155吸收当接合垫170时的震动，由此防止发光结构的半导体层110、120和130发生弯曲。因此，可防止导致芯片特性劣化的已经完成的LED芯片的破裂或脱层。
[0102]图10是示出根据第二实施方案的半导体发光器件100A的图。在以下说明中，相同的附图标记将表示与第一实施方案中的元件相同的元件，因此将省略其细节以免赘言。
[0103]参照图10，半导体发光器件100A包括:第一导电半导体层110、有源层120、第二导电半导体层130、沟道层145、电极层150、减震构件155、导电支撑构件160和垫170。
[0104]沟道层145形成在第二导电半导体层130的上表面的周边部分处。通过使用掩模图案，沟道层145可在第二导电半导体层130的周边部分处具有连续的图案形状例如带形、环形或框形。
[0105]电极层150形成在沟道层145和第二导电半导体层130上，减震构件155形成在电极层150上。
[0106]沟道层145可包括透明绝缘层或者透明导电层。沟道层145可包括金属氧化物或者金属氮化物。沟道层 145 可包括选自 Si02、SiOx, SiOxNy, Si3N4, A1203、TiO2, ΙΤΟ、ΙΖΟ、IZT0、IAZ0、IGZ0、IGT0、AZ0、AT0、GZ0、Ir0x、Ru0x、Ru0x / ΙΤΟ, Ni / IrOx/Au 和 Ni / IrOx/Au / ITO中的一种。
[0107]沟道层145不仅可包括上述透明材料，而且可包括传输激光束的材料或者受到激光束照射几乎不产生碎片的材料。沟道层145可改善与第二导电半导体层130的材料的接合强度。沟道层145可具有约2 μ m或更小的宽度或厚度，但是实施方案不限于此。
[0108]沟道层145和电极层150可用作一层，即导电层。
[0109]凹陷103可包围第一导电半导体层110、有源层120和第二导电半导体层130的周边部分。凹陷103可将导电支撑构件160与第二导电半导体层130间隔开。
[0110]沟道层145的外部部分暴露于第二导电半导体层130的凹陷103。换言之，沟道层145的外部部分从发光结构的侧壁向外延伸，使得沟道层145暴露于凹陷103。
[0111]沟道层145可防止在制造过程中由于照射的激光束所导致的发光结构的横向脱层。沟道层145可防止电极层150或导电支撑构件160的金属碎片进入发光结构的外部部分。沟道层145可防止湿气渗入发光结构的外部部分中。
[0112]图11是示出根据第三实施方案的半导体发光器件100B的图。在以下说明中，相同的附图标记将表示与第一实施方案中的元件相同的元件，因此将省略其细节以免赘言。
[0113]参照图11，半导体发光器件100B包括:第一导电半导体层110、有源层120、第二导电半导体层130、具有突起147的沟道层145、电极层150、减震构件155、导电支撑构件160 和垫 170。
[0114]沟道层145包围第二导电半导体层130的上表面的周边部分。通过使用掩模图案，沟道层145可在第二导电半导体层130的周边部分处具有连续的图案形状例如带形、环形或框形。
[0115]电极层150形成在沟道层145和第二导电半导体层130上。减震构件155形成在电极层150上。
[0116]沟道层145可包括透明绝缘层。例如，沟道层145可包括选自Si02、SiOx, SiOxNy>Si3N4'Al2O3和TiO2中的至少一种。
[0117]突起147从沟道层145的内部向下延伸。突起147可形成为具有连接至第一导电半导体层Iio的一部分的深度。
[0118]沟道层145的突起147可具有连续图案形状，例如环形或带形。突起147可形成为距离半导体层110、120和130的侧壁为约I?约5μπι的范围内。
[0119]沟道层145的突起147可分为有源区域Al和无源区域Α2。提供在有源区域Al中的半导体层110、120和130操作正常，而提供在无源区域Α2中的半导体层111、121和131则操作异常。提供在无源区域Α2中的第一导电半导体层111可部分用作电流通路。
[0120]沟道层145的突起147使得芯片的左侧失效。因此，即使提供在芯片左侧处的半导体层111、121和131短路，有源区域Al也能正常操作。沟道层145的突起147使可防止湿气渗入芯片的外部部分。
[0121]沟道层145的突起147可提高与半导体层110、120和130的接合强度。
[0122]图12是示出根据第四实施方案的半导体发光器件100C的图。在以下说明中，相同的附图标记将表示与第一实施方案中的元件相同的元件，因此将省略其细节以免赘言。
[0123]参照图12，半导体发光器件100C具有在其底表面上形成具有粗糙部位115的第一导电半导体层110的结构。
[0124]一种制造半导体发光器件的方法，所述方法包括:形成包括第一导电半导体层、有源层和第二导电半导体层的发光结构；在第二导电半导体层上形成电极层；在电极层的第一区域中形成减震构件；和在第一导电半导体层下方对应于第一区域处形成垫。
[0125]根据实施方案，可以保护半导体层免受由于接合所导致的震动。可以防止LED芯片的特性由于接合引起的震动而劣化。可以改善半导体层和另一层之间的接合强度。
[0126]根据实施方案，可防止化合物半导体层之间的层间短路。防止化合物半导体层由于湿气渗入化合物半导体层而发生短路。半导体发光器件可以可靠地操作。
[0127]实施方案可提供半导体发光器件，例如LED。可以改善垂直型半导体发光器件的光效率。
[0128]根据实施方案，封装至半导体发光器件的光源可应用于各种领域，例如照明、指示器和显不器。
[0129]虽然已经描述了本发明的示例性实施方案，但是应理解本发明不应该限于这些示例性实施方案，本领域技术人员可在如所附权利要求所要求保护的本发明的精神和范围内做出各种变化和改变。
[0130]虽然已经参照大量说明性实施方案描述了本发明的实施方案，但是应理解本领域技术人员可设计大量其它的变化方案和实施方案，这些也将落入本公开内容的原理的精神和范围内。更具体地，在本公开内容、附图和所附的权利要求的范围内，对于主题的组合排列的组件和/或结构可以进行各种变化和改变。除组件和/或结构的变化和改变之外，对本领域技术人员而言，可替代的用途也将是显而易见的。
【权利要求】
1.一种半导体发光器件，包括: 发光结构，其包括第一导电半导体层、在所述第一导电半导体层下方的第二导电半导体层、以及在所述第一和第二半导体层之间的有源层； 设置在所述第一导电半导体层下方的垫； 形成在所述第二导电半导体层的上表面的周边部分处的沟道层； 设置在所述第二导电半导体层和所述沟道层上的电极层； 设置在所述电极层上并对应于所述垫的减震构件；和 形成在所述电极层和所述减震构件上的导电支撑构件， 其中所述减震构件形成在所述电极层和所述导电支撑构件之间， 其中所述沟道层形成在所述电极层和所述第二导电半导体层之间， 其中所述沟道层的内部部分形成在所述发光结构上，所述沟道层的外部部分从所述发光结构的侧壁向外延伸， 其中所述导电支撑构件接触所述电极层和所述减震构件， 其中所述第一导电半导体层是N-型半导体层，所述第二导电半导体层是P-型半导体 层。
2.根据权利要求1所述的半导体发光器件，包括在所述电极层和所述化合物半导体层之间的欧姆接触层。
3.根据权利要求1所述的半导体发光器件，其中所述减震构件形成在所述电极层的第一区域中，并且所述垫形成在所述第一导电半导体层下方对应于所述第一区域处。
4.根据权利要求1所述的半导体发光器件，其中所述减震构件的尺寸大于所述垫的尺寸， 其中所述减震构件的尺寸小于所述电极层的尺寸。
5.根据权利要求1至4中任一项所述的半导体发光器件，其中所述沟道层由金属氧化物或金属氮化物形成。
6.根据权利要求1至4中任一项所述的半导体发光器件，其中所述减震构件包括W和Mo中的至少一种。
7.根据权利要求1至4中任一项所述的半导体发光器件，其中所述减震构件具有I μ m ~ 10 μ m 白勺
8.根据权利要求1至4中任一项所述的半导体发光器件，其中所述沟道层由导电层形成。
9.根据权利要求1至4中任一项所述的半导体发光器件，其中所述沟道层由绝缘层形成。
10.根据权利要求1至4中任一项所述的半导体发光器件，包括从所述沟道层的内部向下延伸并且形成为具有连接至所述第一导电半导体层的一部分的深度的突起。
11.根据权利要求1至4中任一项所述的半导体发光器件，还包括包围所述发光结构的周边部分的凹陷， 其中所述凹陷将所述导电支撑构件间隔于所述第二导电半导体层。
12.根据权利要求11所述的半导体发光器件，其中所述沟道层的外部部分暴露于所述凹陷。
13.根据权利要求1至4中任一项所述的半导体发光器件，其中所述垫由多个垫形成。
14.根据权利要求13所述的半导体发光器件，其中减震构件由多个减震构件形成。
15.根据权利要求1至4中任一项所述的半导体发光器件，其中所述电极层包括反射电极层、欧姆接触层和粘 附层中的至少一种。
【文档编号】H01L33/36GK103489971SQ201310373406
【公开日】2014年1月1日 申请日期:2009年11月16日 优先权日:2008年11月14日
【发明者】丁换熙 申请人:Lg伊诺特有限公司