集成式单向超低电容tvs器件及其制造方法
【专利摘要】本发明提供一种集成式单向超低电容TVS器件及其制造方法，方法包括：提供第一导电类型衬底；第一导电类型衬底上形成第一导电类型外延层；第一导电类型外延层中形成第二导电类型埋层；第一导电类型外延层上形成第二导电类型外延层，形成二极管D2；形成贯穿第二导电类型外延层的沟槽，形成第一区域、第二区域及第三区域；第一区域中形成与第一导电类型衬底相连的第一导电类型隔离；第一区域中形成与第一导电类型隔离相连的第二导电类型注入区，形成二极管Z1；第二区域中形成第一导电类型注入区，形成二极管D1；形成连接二极管Z1及二极管D1的第一金属线，连接二极管D1及二极管D2的第二金属线。从而避免封装缺陷，提高器件质量。
【专利说明】集成式单向超低电容TVS器件及其制造方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，特别涉及一种集成式单向超低电容TVS器件及其制造方法。
【背景技术】
[0002]目前市场上单向超低电容TVS器件通常是将一个低电容二极管与一个传统稳压型TVS 二极管串联，再与另外一个低电容二极管并联组合形成(见图1)，从电源Vcc对地GND的1-V曲线来看，正、反向特性仍然相当于一个普通二极管，但系统线路的电容却远远低于相同电压的单个普通TVS 二极管的电容。
[0003]组合而成的单向超低电容TVS器件，其电源Vcc对地GND的电容值Ct可以表示为:
[0004]Ct = Cd2 + ^pi X ^ Cm + Cd2
Idi + ^zi
[0005]这里Cdi和Cd2都较小，Czi要比前两者大一个数量级，所以二极管Dl和二极管Zl串联后，总的串联电容基本等同于二极管Dl的电容。
[0006]当电源Vcc加正电位，地GND加负电位时:由于二极管D2击穿电压较高，二极管Zl击穿电压较低，所以二极管Zl率先击穿，电源Vcc对地GND的反向击穿电压可以表不为:
[0007]VBE=VfD1+Vzl
[0008]其中，Vf111为二极管Dl的正向压降。
[0009]当电源Vcc加负电位，地GND加正电位时:由于二极管Dl击穿电压较高，电流优先经过二极管D2的正向，电源Vcc对地GND的正向压降可以表示为:
[0010]Vf=Vf02
[0011]可见组合而成的单向超低电容TVS器件正、反向特性基本相当于一个普通二极管，其反向击穿电压主要受二极管Zl的击穿电压控制；电容主要受Cdi和Cd2控制，所以为了实现超低电容，实际就是降低Cdi和Cd2 ;同时电源Vcc对地GND的正、反方向ESD能力实际也是分别等同于Dl、D2两个二极管的正向ESD能力(二极管Zl的反向击穿电压较低，一般在3.3-7.0V之间，其反向ESD能力很高，可以不予考虑)。所以为了实现高ESD能力，实际就是提高D1、D2两个二极管的正向ESD能力。
[0012]由于上述单向超低电容TVS器件由分立器件组合而成，存在封装上的一定缺陷。因此，提供一种集成式单向超低电容TVS器件成了本领域亟待解决的问题。
【发明内容】
[0013]本发明的目的在于提供一种集成式单向超低电容TVS器件及其制造方法，以解决现有技术中的单向超低电容TVS器件由分立器件组合而成，存在封装上的一定缺陷的问题。
[0014]为解决上述技术问题，本发明提供一种集成式单向超低电容TVS器件的制造方法，所述集成式单向超低电容TVS器件的制造方法包括:[0015]提供第一导电类型衬底；
[0016]在所述第一导电类型衬底上形成第一导电类型外延层；
[0017]在所述第一导电类型外延层中形成第二导电类型埋层；
[0018]在所述第一导电类型外延层上形成第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ；
[0019]形成沟槽，所述沟槽贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成第一区域、第二区域及第三区域；
[0020]在所述第一区域中形成第一导电类型隔离，且所述第一导电类型隔离与所述第一导电类型衬底相连；
[0021]在所述第一区域中形成第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zl ；
[0022]在所述第二区域中形成第一导电类型注入区，所述第一导电类型注入区与第二导电类型外延层构成二极管Dl ；
[0023]形成第一金属线及第二金属线，其中，所述第一金属线连接所述二极管Zl及二极管D1，所述第二金属线连接所述二极管Dl及二极管D2。
[0024]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述沟槽的深度为10 μ m?20 μ m、截面宽度为1.5 μ m?3.0 μ m。
[0025]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，在形成沟槽之后，在所述第一区域中形成第一导电类型隔离之前，在所述沟槽中填充多晶硅。
[0026]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，在所述第一区域中形成第二导电类型注入区的同时，在所述第二区域及第三区域中均形成第二导电类型注入区，所述第二区域及第三区域中形成的第二导电类型注入区均作为欧姆接触层。
[0027]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，在所述第二区域中形成的第二导电类型注入区为梳齿型结构。
[0028]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，在所述第二区域中形成的第一导电类型注入区为梳齿型结构。
[0029]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，在所述第二区域中形成的梳齿型结构的第二导电类型注入区的梳齿与在所述第二区域中形成的梳齿型结构的第一导电类型注入区的梳齿相互交错。
[0030]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述第一导电类型为P型、所述第二导电类型为N型；或者所述第一导电类型为N型、所述第二导电类型为P型。
[0031]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述第一导电类型衬底的电阻率为0.005 Ω.cm?0.2 Ω.cm。
[0032]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述第一导电类型外延层的电阻率为2.0 Ω.cm?4.0 Ω.cm，所述第一导电类型外延层的厚度为6.0 μ m?
14.0 μ m0
[0033]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，通过如下工艺在所述第一导电类型外延层中形成第二导电类型埋层:[0034]在所述第一导电类型外延层中注入锑离子，所述锑离子的注入剂量为2.0E15?
6.0E15 ；
[0035]对所述锑离子执行退火工艺，所述退火工艺的温度为1200°C?1250°C ;所述退火工艺的时间为2.0h?6.0h。
[0036]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述第二导电类型外延层的电阻率为25 Ω.cm?35 Ω.cm,所述第二导电类型外延层的厚度为6.0 μ m?
12.0 μ m0
[0037]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，通过如下工艺在所述第一区域中形成第一导电类型隔离:
[0038]在所述第一区域中注入硼离子，所述硼离子的注入剂量为2.0E14?4.5E15 ；
[0039]对所述硼离子执行退火工艺，所述退火工艺的温度为1200°C?1250°C ;所述退火工艺的时间为2.0h?6.0h。
[0040]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，通过如下工艺在所述第一区域中形成第二导电类型注入区:
[0041]在所述第一区域中注入磷离子，所述磷离子的注入剂量为1.0E15?1.0E16 ；
[0042]对所述磷离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C?12000C ;所述第一次退火工艺的时间为IOs?20s ；
[0043]对所述磷离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C?900°C ;所述第二次退火工艺的时间为30min?60min。
[0044]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述二极管Zl的击穿电压为3.3V?7.0V。
[0045]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，通过如下工艺在所述第二区域中形成第一导电类型注入区:
[0046]在所述第二区域中注入硼离子，所述硼离子的注入剂量为1.0E15?1.0E16 ；
[0047]对所述硼离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C?12000C ;所述第一次退火工艺的时间为IOs?20s ；
[0048]对所述硼离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C?900°C ;所述第二次退火工艺的时间为30min?60min。
[0049]可选的，在所述的集成式单向超低电容TVS器件的制造方法中，所述第一导电类型衬底为地端，所述第二金属线与电源端连接。
[0050]本发明还提供一种集成式单向超低电容TVS器件，所述集成式单向超低电容TVS器件包括:
[0051]第一导电类型衬底；
[0052]形成于所述第一导电类型衬底上的第一导电类型外延层；
[0053]形成于所述第一导电类型外延层中的第二导电类型埋层；
[0054]形成于所述第一导电类型外延层上的第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ；
[0055]沟槽，所述沟槽贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成了第一区域、第二区域及第三区域；[0056]形成于所述第一区域中的第一导电类型隔离，所述第一导电类型隔离与所述第一导电类型衬底相连；
[0057]形成于所述第一区域中的第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zl ;
[0058]形成于所述第二区域中的第一导电类型注入区，所述第一导电类型注入区与第二导电类型外延层构成二极管Dl ;及
[0059]连接所述二极管Zl及二极管Dl的第一金属线，连接所述二极管Dl及二极管D2
的第二金属线。
[0060]可选的，在所述的集成式单向超低电容TVS器件中，所述沟槽的深度为ΙΟμπι?20 μ m、截面宽度为1.5 μ m?3.0 μ m。
[0061]可选的，在所述的集成式单向超低电容TVS器件中，所述沟槽中填充有多晶硅，形成了隔离结构。
[0062]可选的，在所述的集成式单向超低电容TVS器件中，所述第二区域及第三区域中均形成有第二导电类型注入区，所述第二区域及第三区域中形成的第二导电类型注入区均作为欧姆接触层。
[0063]可选的，在所述的集成式单向超低电容TVS器件中，在所述第二区域中形成的第二导电类型注入区为梳齿型结构。
[0064]可选的，在所述的集成式单向超低电容TVS器件中，在所述第二区域中形成的第一导电类型注入区为梳齿型结构。
[0065]可选的，在所述的集成式单向超低电容TVS器件中，在所述第二区域中形成的梳齿型结构的第二导电类型注入区的梳齿与在所述第二区域中形成的梳齿型结构的第一导电类型注入区的梳齿相互交错。
[0066]可选的，在所述的集成式单向超低电容TVS器件中，所述第一导电类型为P型、所述第二导电类型为N型；或者所述第一导电类型为N型、所述第二导电类型为P型。
[0067]可选的，在所述的集成式单向超低电容TVS器件中，所述第一导电类型衬底的电阻率为 0.005 Ω.Cm ?0.2 Ω.cm。
[0068]可选的，在所述的集成式单向超低电容TVS器件中，所述第一导电类型外延层的电阻率为2.0 Ω.cm?4.0 Ω.cm,所述第一导电类型外延层的厚度为6.0 μ m?14.0 μ m。
[0069]可选的，在所述的集成式单向超低电容TVS器件中，所述第二导电类型外延层的电阻率为25 Ω.cm?35 Ω.cm,所述第二导电类型外延层的厚度为6.0 μ m?12.0 μ m。
[0070]可选的，在所述的集成式单向超低电容TVS器件中，所述二极管Zl的击穿电压为
3.3V ?7.0V。
[0071]可选的，在所述的集成式单向超低电容TVS器件中，所述第一导电类型衬底为地端，所述第二金属线与电源端连接。
[0072]在本发明提供的集成式单向超低电容TVS器件及其制造方法中，所形成的单向超低电容TVS器件为集成式结构，从而避免了封装上的缺陷，提高了器件质量。
【专利附图】
【附图说明】[0073]图1是组合而成的单向超低电容TVS器件电路图；
[0074]图2~图12是本发明实施例一的集成式单向超低电容TVS器件的制造方法所形成的器件的剖面示意图；
[0075]图13~图23是本发明实施例二的集成式单向超低电容TVS器件的制造方法所形成的器件的剖面示意图。
【具体实施方式】
[0076]以下结合附图和具体实施例对本发明提出的集成式单向超低电容TVS器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0077]【实施例一】
[0078]本实施例提供了一种集成式单向超低电容TVS器件的制造方法，包括:
[0079]SlO:提供第一导电类型衬底；
[0080]Sll:在所述第一导电类型衬底上形成第一导电类型外延层；
[0081]S12:在所述第一导电类型外延层中形成第二导电类型埋层；
[0082]S13:在所述第一导电类型外延层上形成第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ；
[0083]S14:形成沟槽，所述沟槽贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成第一区域、第二区域及第三区域；
[0084]S15:在所述第一区域中形成第一导电类型隔离，且所述第一导电类型隔离与所述第一导电类型衬底相连；
[0085]S16:在所述第一区域中形成第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zi ；
[0086]S17:在所述第二区域中形成第一导电类型注入区，所述第一导电类型注入区与第二导电类型外延层构成二极管Dl ；
[0087]S18:形成第一金属线及第二金属线，其中，所述第一金属线连接所述二极管Zl及二极管Dl，所述第二金属线连接所述二极管Dl及二极管D2。
[0088]具体的，请参考图2~12，其为本发明实施例一的集成式单向超低电容TVS器件的制造方法所形成的器件的剖面示意图。
[0089]如图2所示，提供第一导电类型衬底10，所述第一导电类型衬底10可以为P型衬底，也可以为N型衬底。在本实施例中，所述第一导电类型为P型，后续涉及的第二导电类型为N型。在本申请的其他实施例中，也可以是第一导电类型为N型，第二导电类型为P型。所述第一导电类型衬底10的电阻率为0.005 Ω.cm~0.2 Ω.cm。
[0090]接着，如图3所示，在所述第一导电类型衬底10上形成第一导电类型外延层11，所述第一导电类型外延层11为P型外延层，其可通过化学气相淀积工艺生成。优选的，所述第一导电类型外延层11的电阻率为2.0 Ω.Cm~4.0 Ω.Cm，所述第一导电类型外延层11的厚度为6.0 μ m~14.0 μ m。[0091]如图4所示，在所述第一导电类型外延层11中形成第二导电类型埋层12，所述第二导电类型埋层12为N型埋层。具体的，可通过如下工艺形成所述第二导电类型埋层12:在所述第一导电类型外延层11中注入锑离子，所述锑离子的注入剂量为2.0E15?6.0E15 ；对所述锑离子执行退火工艺，所述退火工艺的温度为1200°C?1250°C ;所述退火工艺的时间为2.0h?6.0h0
[0092]如图5所示，在所述第一导电类型外延层11上形成第二导电类型外延层13，所述第二导电类型外延层13为N型外延层，所述第一导电类型外延层11与第二导电类型外延层13构成二极管D2。优选的，所述第二导电类型外延层13的电阻率为25 Ω.cm?35 Ω.cm，所述第二导电类型外延层13的厚度为6.0 μ m?12.0 μ m。其中，所述二极管D2的电容值大小可通过调整所述第一导电类型外延层11与第二导电类型外延层13的面积和/或电阻率予以实现，对此本申请不再赘述。
[0093]接着，如图6所示，形成沟槽14，所述沟槽14贯穿所述第二导电类型外延层13，并在所述第二导电类型外延层13中形成第一区域A、第二区域B及第三区域C。优选的，所述沟槽14的深度为IOym?20μπι、截面宽度为1.5μπι?3.0μπι。在本实施例中，采用沟槽进行隔离，不仅工艺简单，还可确保后续形成的各二极管之间没有寄生效应，尤其是多通道的结构，从而提高了所形成的集成式单向超低电容TVS器件的可靠性。此外，所述沟槽14属于深沟槽结构，由此所形成的二极管D2的结面积只有第一导电类型外延层11与第二导电类型外延层13的底部接触区，所以面积较小，相应的电容也较小。
[0094]接着，如图7所示，在所述沟槽14中填充多晶硅，形成隔离结构15，即所述隔离结构15贯穿所述第二导电类型外延层13。
[0095]接着，如图8所示，在所述第一区域A中形成第一导电类型隔离16，所述第一导电类型隔离16为P型隔离，且所述第一导电类型隔离16与所述第一导电类型衬底10相连。具体的，可通过如下工艺形成第一导电类型隔离16:在所述第一区域A中注入硼离子，所述硼离子的注入剂量为2.0Ε14?4.5Ε15 ;对所述硼离子执行退火工艺，所述退火工艺的温度为1200°C?1250°C ;所述退火工艺的时间为2.0h?6.0h。
[0096]如图9所示，在所述第一区域A中形成第二导电类型注入区17a，所述第二导电类型注入区17a为N型注入区，所述第二导电类型注入区17a与所述第一导电类型隔离16相连，所述第二导电类型注入区17a与所述第一导电类型隔离16构成二极管Z1。进一步的，所述第二导电类型注入区17a包围所述第一导电类型隔离16，从而避免二极管Zl漏电以及确保二极管Zl电压的均匀性。具体的，所述第二导电类型注入区17a可通过如下工艺形成:在所述第一区域A中注入磷离子，所述磷离子的注入剂量为1.0E15?1.0E16 ;对所述磷离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C?1200°C ;所述第一次退火工艺的时间为IOs?20s ;对所述磷离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C?900°C ;所述第二次退火工艺的时间为30min?60min。通过上述工艺所形成的二极管Zl为3.3V?7.0V的低压二极管。其中，第一次退火工艺也可以称为高温快速退火工艺，其目的是激活所有注入的磷杂质，确保形成良好欧姆接触的同时，也降低二极管Zl的反向漏电流；第二次退火工艺也可以称为低温炉管退火工艺，其目的是控制二极管Zl的结深和击穿电压，确保击穿电压在3.3V-7.0V左右。
[0097]在本实施例中，在所述第一区域A中形成第二导电类型注入区17a的同时，在所述第二区域B及第三区域C中均形成第二导电类型注入区，即在所述第二区域B中形成第二导电类型注入区17b、在第三区域C中形成第二导电类型注入区17c，所述第二导电类型注入区17b及第二导电类型注入区17c均作为欧姆接触层。
[0098]接着，如图10所示，在所述第二区域B中形成第一导电类型注入区18，所述第一导电类型注入区18与第二导电类型外延层13构成二极管Dl。具体的，通过如下工艺形成第一导电类型注入区18:在所述第二区域B中注入硼离子，所述硼离子的注入剂量为1.0E15?1.0E16 ;对所述硼离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C?1200°C ;所述第一次退火工艺的时间为IOs?20s ;对所述硼离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C?900°C ;所述第二次退火工艺的时间为30min?60min。其中，第一次退火工艺也可以称为高温快速退火工艺，其目的是激活所有注入的硼杂质，确保形成良好的欧姆接触；第二次退火工艺也可以称为低温炉管退火工艺，其目的是控制二极管Dl的结深，确保结深在0.5μπι-1.Ομπι左右。
[0099]接着，如图12所示，形成第一金属线20a及第二金属线20b，其中，所述第一金属线20a连接所述二极管Zl及二极管Dl，所述第二金属线20b连接所述二极管Dl及二极管D2。具体的，可参考图11，在所述第二导电类型外延层13上形成介质层19，所述介质层19露出二极管Z1、二极管Dl及二极管D2 ;接着，可参考图12，通过淀积金属层，形成第一金属线20a及第二金属线20b。
[0100]在本实施例中，所述第一导电类型衬底10为地端，所述第二金属线20b与电源端连接。即第一导电类型衬底10直接作为接地GND的电极，从而不需要引出接地GND电极，这样不仅可以缩小芯片的尺寸，满足更小体积的封装，另外封装时第一导电类型衬底10直接作为GND电极引出，可以减少I根金属线，极大降低封装成本。
[0101]请继续参考图12，通过上述集成式单向超低电容TVS器件的制造方法形成了如下集成式单向超低电容TVS器件，具体包括:
[0102]第一导电类型衬底10;
[0103]形成于所述第一导电类型衬底10上的第一导电类型外延层11 ；
[0104]形成于所述第一导电类型外延层11中的第二导电类型埋层12 ；
[0105]形成于所述第一导电类型外延层11上的第二导电类型外延层13，所述第一导电类型外延层11与第二导电类型外延层13构成二极管D2 ；
[0106]沟槽，所述沟槽贯穿所述第二导电类型外延层13，并在所述第二导电类型外延层13中形成了第一区域A、第二区域B及第三区域C ；
[0107]形成于所述第一区域A中的第一导电类型隔离16，所述第一导电类型隔离16与所述第一导电类型衬底10相连；
[0108]形成于所述第一区域A中的第二导电类型注入区17a，所述第二导电类型注入区17a与所述第一导电类型隔离16相连，所述第二导电类型注入区17a与所述第一导电类型隔离16构成二极管Zl ；
[0109]形成于所述第二区域B中的第一导电类型注入区18，所述第一导电类型注入区18与第二导电类型外延层13构成二极管Dl ;及
[0110]连接所述二极管Zl及二极管Dl的第一金属线20a，连接所述二极管Dl及二极管D2的第二金属线20b。[0111]在本实施例提供的集成式单向超低电容TVS器件及其制造方法中，所形成的单向超低电容TVS器件为集成式结构，从而避免了封装上的缺陷，提高了器件质量。
[0112]【实施例二】
[0113]请参考图13~图23，其为本发明实施例二的集成式单向超低电容TVS器件的制造方法所形成的器件的剖面示意图。
[0114]本实施例二与实施例一的差别在于在所述第二区域中形成的第二导电类型注入区为梳齿型结构；同时，在所述第二区域中形成的第一导电类型注入区也为梳齿型结构。进一步的，在所述第二区域中形成的梳齿型结构的第二导电类型注入区的梳齿与在所述第二区域中形成的梳齿型结构的第一导电类型注入区的梳齿相互交错。其中，在所述第二区域中形成的梳齿型结构的第二导电类型注入区的梳齿数量及在所述第二区域中形成的梳齿型结构的第一导电类型注入区的梳齿数量根据二极管Dl的电容和ESD能力要求确定。采用梳齿结构的益处是电流横向流动，ESD主要由梳齿的周长确定，而电容由梳齿的面积确定。由于梳齿结构的面积较小，而周长较大，所以可以确保高ESD和低电容。
[0115]具体的，如图13所示，提供第一导电类型衬底30，所述第一导电类型衬底30可以为P型衬底，也可以为N型衬底。在本实施例中，所述第一导电类型为P型，后续涉及的第二导电类型为N型。在本申请的其他实施例中，也可以是第一导电类型为N型，第二导电类型为P型。所述第一导电类型衬底30的电阻率为0.005 Ω.cm~0.2 `Ω.cm。
[0116]接着，如图14所示，在所述第一导电类型衬底30上形成第一导电类型外延层31，所述第一导电类型外延层31为P型外延层，其可通过化学气相淀积工艺生成。优选的，所述第一导电类型外延层31的电阻率为2.0 Ω.cm~4.0 Ω.cm，所述第一导电类型外延层31的厚度为6.0 μ m~14.0 μ m。
[0117]如图15所示，在所述第一导电类型外延层31中形成第二导电类型埋层32，所述第二导电类型埋层32为N型埋层。具体的，可通过如下工艺形成所述第二导电类型埋层32:在所述第一导电类型外延层31中注入锑离子，所述锑离子的注入剂量为2.0E15~6.0E15 ；对所述锑离子执行退火工艺，所述退火工艺的温度为1200°C~1250°C ;所述退火工艺的时间为2.0h~6.0h0
[0118]如图16所示，在所述第一导电类型外延层31上形成第二导电类型外延层33，所述第二导电类型外延层33为N型外延层，所述第一导电类型外延层31与第二导电类型外延层33构成二极管D2。优选的，所述第二导电类型外延层33的电阻率为25 Ω.cm~35 Ω.cm,所述第二导电类型外延层33的厚度为6.0 μ m~12.0 μ m。其中，所述二极管D2的电容值大小可通过调整所述第一导电类型外延层31与第二导电类型外延层33的面积和/或电阻率予以实现，对此本申请不再赘述。
[0119]接着，如图17所示，形成沟槽34，所述沟槽34贯穿所述第二导电类型外延层33，并在所述第二导电类型外延层33中形成第一区域D、第二区域E及第三区域F。优选的，所述沟槽34的深度为IOym~20μπι、截面宽度为1.5μπι~3.0μπι。在本实施例中，采用沟槽进行隔离，不仅工艺简单，还可确保后续形成的各二极管之间没有寄生效应，尤其是多通道的结构，从而提高了所形成的集成式单向超低电容TVS器件的可靠性。此外，所述沟槽34属于深沟槽结构，由此所形成的二极管D2的结面积只有第一导电类型外延层31与第二导电类型外延层33的底部接触区，所以面积较小，相应的电容也较小。[0120]接着，如图18所示，在所述沟槽34中填充多晶硅，形成隔离结构35，即所述隔离结构35贯穿所述第二导电类型外延层33。
[0121]接着，如图19所示，在所述第一区域D中形成第一导电类型隔离36，所述第一导电类型隔离36为P型隔离，且所述第一导电类型隔离36与所述第一导电类型衬底30相连。具体的，可通过如下工艺形成第一导电类型隔离36:在所述第一区域D中注入硼离子，所述硼离子的注入剂量为2.0E14?4.5E15 ;对所述硼离子执行退火工艺，所述退火工艺的温度为1200°C?1250°C ;所述退火工艺的时间为2.0h?6.0h。
[0122]如图20所示，在所述第一区域D中形成第二导电类型注入区37a，所述第二导电类型注入区37a为N型注入区，所述第二导电类型注入区37a与所述第一导电类型隔离36相连，所述第二导电类型注入区37a与所述第一导电类型隔离36构成二极管Z1。进一步的，所述第二导电类型注入区37a包围所述第一导电类型隔离36，从而避免二极管Zl漏电以及确保二极管Zl电压的均匀性。具体的，所述第二导电类型注入区37a可通过如下工艺形成:在所述第一区域D中注入磷离子，所述磷离子的注入剂量为1.0E15?1.0E16 ;对所述磷离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C?1200°C ;所述第一次退火工艺的时间为IOs?20s ;对所述磷离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C?900°C ;所述第二次退火工艺的时间为30min?60min。通过上述工艺所形成的二极管Zl为3.3V?7.0V的低压二极管。其中，第一次退火工艺也可以称为高温快速退火工艺，其目的是激活所有注入的磷杂质，确保形成良好欧姆接触的同时，也降低二极管Zl的反向漏电流；第二次退火工艺也可以称为低温炉管退火工艺，其目的是控制二极管Zl的结深和击穿电压，确保击穿电压在3.3V-7.0V左右。
[0123]在本实施例中，在所述第一区域D中形成第二导电类型注入区37a的同时，在所述第二区域E及第三区域F中均形成第二导电类型注入区。其中，在所述第二区域E中形成的第二导电类型注入区为梳齿型结构，即在所述第二区域E中形成的第二导电类型注入区包括梳齿37b、37c、37d、37e ;在第三区域F中形成第二导电类型注入区37f，所述梳齿37b、37c、37d、37e及第二导电类型注入区37f均作为欧姆接触层。
[0124]接着，如图21所示，在所述第二区域E中形成第一导电类型注入区，所述第一导电类型注入区与第二导电类型外延层33构成二极管Dl。在本实施例中，在所述第二区域E中形成的第一导电类型注入区也为梳齿型结构，即在所述第二区域E中形成的第一导电类型注入区包括梳齿38a、38b、38c。
[0125]具体的，通过如下工艺形成第一导电类型注入区:在所述第二区域E中注入硼离子，所述硼离子的注入剂量为1.0E15?1.0E16 ;对所述硼离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C?1200°C ;所述第一次退火工艺的时间为IOs?20s ;对所述硼离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C?900°C ;所述第二次退火工艺的时间为30min?60min。其中，第一次退火工艺也可以称为高温快速退火工艺，其目的是激活所有注入的硼杂质，确保形成良好的欧姆接触；第二次退火工艺也可以称为低温炉管退火工艺，其目的是控制二极管Dl的结深，确保结深在0.5 μ m-1.0 μ m左右。
[0126]进一步的，在所述第二区域E中形成的梳齿型结构的第二导电类型注入区的梳齿与在所述第二区域E中形成的梳齿型结构的第一导电类型注入区的梳齿相互交错。即梳齿37b、37c、37d、37e与梳齿38a、38b、38c交错排布，由此易于电流的横向流动。[0127]接着，如图23所示，形成第一金属线40a及第二金属线40b，其中，所述第一金属线40a连接所述二极管Zl及二极管Dl，所述第二金属线40b连接所述二极管Dl及二极管D2。具体的，可参考图22，在所述第二导电类型外延层33上形成介质层39，所述介质层39露出二极管Z1、二极管Dl及二极管D2 ;接着，可参考图23，通过淀积金属层，形成第一金属线40a及第二金属线40b。
[0128]在本实施例中，所述第一导电类型衬底30为地端，所述第二金属线40b与电源端连接。即第一导电类型衬底30直接作为接地GND的电极，从而不需要引出接地GND电极，这样不仅可以缩小芯片的尺寸，满足更小体积的封装，另外封装时第一导电类型衬底30直接作为GND电极引出，可以减少I根金属线，极大降低封装成本。
[0129]请继续参考图23，通过上述集成式单向超低电容TVS器件的制造方法形成了如下集成式单向超低电容TVS器件，具体包括:
[0130]第一导电类型衬底30 ；
[0131]形成于所述第一导电类型衬底30上的第一导电类型外延层31 ；
[0132]形成于所述第一导电类型外延层31中的第二导电类型埋层32 ；
[0133]形成于所述第一导电类型外延层31上的第二导电类型外延层33，所述第一导电类型外延层31与第二导电类型外延层33构成二极管D2 ；
[0134]沟槽，所述沟槽贯穿所述第二导电类型外延层33，并在所述第二导电类型外延层33中形成了第一区域D、第二区域E及第三区域F ；
[0135]形成于所述第一区域D中的第一导电类型隔离36，所述第一导电类型隔离36与所述第一导电类型衬底30相连；
[0136]形成于所述第一区域D中的第二导电类型注入区37a，所述第二导电类型注入区37a与所述第一导电类型隔离36相连，所述第二导电类型注入区37a与所述第一导电类型隔离36构成二极管Zl ；
[0137]形成于所述第二区域E中的第一导电类型注入区，所述第一导电类型注入区与第二导电类型外延层33构成二极管Dl ;及
[0138]连接所述二极管Zl及二极管Dl的第一金属线40a，连接所述二极管Dl及二极管D2的第二金属线40b。
[0139]其中，在所述第二区域E中形成的第二导电类型注入区为梳齿型结构；同时，在所述第二区域E中形成的第一导电类型注入区也为梳齿型结构。
[0140]在本实施例提供的集成式单向超低电容TVS器件及其制造方法中，所形成的单向超低电容TVS器件为集成式结构，从而避免了封装上的缺陷，提高了器件质量。
[0141]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，另外此结构还可延伸到多个通道的单向低电容产品。本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【权利要求】
1.一种集成式单向超低电容TVS器件的制造方法，其特征在于，包括: 提供第一导电类型衬底； 在所述第一导电类型衬底上形成第一导电类型外延层； 在所述第一导电类型外延层中形成第二导电类型埋层； 在所述第一导电类型外延层上形成第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ； 形成沟槽，所述沟槽贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成第一区域、第二区域及第三区域； 在所述第一区域中形成第一导电类型隔离，且所述第一导电类型隔离与所述第一导电类型衬底相连； 在所述第一区域中形成第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zl ； 在所述第二区域中形成第一导电类型 注入区，所述第一导电类型注入区与第二导电类型外延层构成二极管Dl ； 形成第一金属线及第二金属线，其中，所述第一金属线连接所述二极管Zl及二极管D1，所述第二金属线连接所述二极管Dl及二极管D2。
2.如权利要求1所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述沟槽的深度为10 μ m~20 μ m、截面宽度为1.5 μ m~3.0 μ m。
3.如权利要求2所述的集成式单向超低电容TVS器件的制造方法，其特征在于，在形成沟槽之后，在所述第一区域中形成第一导电类型隔离之前，在所述沟槽中填充多晶硅。
4.如权利要求1所述的集成式单向超低电容TVS器件的制造方法，其特征在于，在所述第一区域中形成第二导电类型注入区的同时，在所述第二区域及第三区域中均形成第二导电类型注入区，所述第二区域及第三区域中形成的第二导电类型注入区均作为欧姆接触层。
5.如权利要求4所述的集成式单向超低电容TVS器件的制造方法，其特征在于，在所述第二区域中形成的第二导电类型注入区为梳齿型结构。
6.如权利要求5所述的集成式单向超低电容TVS器件的制造方法，其特征在于，在所述第二区域中形成的第一导电类型注入区为梳齿型结构。
7.如权利要求6所述的集成式单向超低电容TVS器件的制造方法，其特征在于，在所述第二区域中形成的梳齿型结构的第二导电类型注入区的梳齿与在所述第二区域中形成的梳齿型结构的第一导电类型注入区的梳齿相互交错。
8.如权利要求1所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型为P型、所述第二导电类型为N型；或者所述第一导电类型为N型、所述第二导电类型为P型。
9.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底的电阻率为0.005 Ω.cm~0.2 Ω.cm。
10.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型外延层的电阻率为2.0 Ω.cm~4.0 Ω.cm,所述第一导电类型外延层的厚度为6.0 μ m~14.0 μ m。
11.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第一导电类型外延层中形成第二导电类型埋层: 在所述第一导电类型外延层中注入锑离子，所述锑离子的注入剂量为2.0E15~6.0E15 ； 对所述锑离子执行退火工艺，所述退火工艺的温度为1200°C~1250°C ;所述退火工艺的时间为2.0h~6.0h。
12.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述第二导电类型外延层的电阻率为25 Ω.cm~35 Ω.cm,所述第二导电类型外延层的厚度为6.0 μ m~12.0 μ m。
13.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第一区域中形成第一导电类型隔离: 在所述第一区域中注入硼离子，所述硼离子的注入剂量为2.0E14~4.5E15 ； 对所述硼离子执行退火工艺，所述退火工艺的温度为1200°C~1250°C ;所述退火工艺的时间为2.0h~6.0h。
14.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第一区域中形成第二导电类型注入区: 在所述第一区域中注入磷离子，所述磷离子的注入剂量为1.0E15~1.0E16 ； 对所述磷离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C~1200°C ；所述第一次退火工艺的时间为IOs~20s ； 对所述磷离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C~900°C ;所述第二次退火工艺的时间为30min~60min。
15.如权利要求14所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述二极管Zl的击穿电压为3.3V~7.0V。
16.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，通过如下工艺在所述第二区域中形成第一导电类型注入区: 在所述第二区域中注入硼离子，所述硼离子的注入剂量为1.0E15~1.0E16 ； 对所述硼离子执行第一次退火工艺，所述第一次退火工艺的温度为1100°C~1200°C ；所述第一次退火工艺的时间为IOs~20s ； 对所述硼离子执行第二次退火工艺，所述第二次退火工艺的温度为800°C~900°C ;所述第二次退火工艺的时间为30min~60min。
17.如权利要求1~8中任一项所述的集成式单向超低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底为地端，所述第二金属线与电源端连接。
18. 一种集成式单向超低电容TVS器件，其特征在于，包括: 第一导电类型衬底； 形成于所述第一导电类型衬底上的第一导电类型外延层； 形成于所述第一导电类型外延层中的第二导电类型埋层； 形成于所述第一导电类型外延层上的第二导电类型外延层，所述第一导电类型外延层与第二导电类型外延层构成二极管D2 ； 沟槽，所述沟槽贯穿所述第二导电类型外延层，并在所述第二导电类型外延层中形成了第一区域、第二区域及第三区域； 形成于所述第一区域中的第一导电类型隔离，所述第一导电类型隔离与所述第一导电类型衬底相连； 形成于所述第一区域中的第二导电类型注入区，所述第二导电类型注入区与所述第一导电类型隔离相连，所述第二导电类型注入区与所述第一导电类型隔离构成二极管Zl ； 形成于所述第二区域中的第一导电类型注入区，所述第一导电类型注入区与第二导电类型外延层构成二极管Dl ;及 连接所述二极管Zl及二极管Dl的第一金属线，连接所述二极管Dl及二极管D2的第二金属线。
19.如权利要求18所述的集成式单向超低电容TVS器件，其特征在于，所述沟槽的深度为10 μ m~20 μ m、截面宽度为1.5 μ m~3.0 μ m。
20.如权利要求19所述的集成式单向超低电容TVS器件，其特征在于，所述沟槽中填充有多晶硅，形成了隔离结构。
21.如权利要求18所述的集成式单向超低电容TVS器件，其特征在于，所述第二区域及第三区域中均形成有第二导电类型注入区，所述第二区域及第三区域中形成的第二导电类型注入区均作为欧姆接触层。
22.如权利要求21所述的集成式单向超低电容TVS器件，其特征在于，在所述第二区域中形成的第二导电类型注入区为梳齿型结构。
23.如权利要求22所述 的集成式单向超低电容TVS器件，其特征在于，在所述第二区域中形成的第一导电类型注入区为梳齿型结构。
24.如权利要求23所述的集成式单向超低电容TVS器件，其特征在于，在所述第二区域中形成的梳齿型结构的第二导电类型注入区的梳齿与在所述第二区域中形成的梳齿型结构的第一导电类型注入区的梳齿相互交错。
25.如权利要求18所述的集成式单向超低电容TVS器件，其特征在于，所述第一导电类型为P型、所述第二导电类型为N型；或者所述第一导电类型为N型、所述第二导电类型为P型。
26.如权利要求18~25中任一项所述的集成式单向超低电容TVS器件，其特征在于，所述第一导电类型衬底的电阻率为0.005 Ω.cm~0.2 Ω.cm。
27.如权利要求18~25中任一项所述的集成式单向超低电容TVS器件，其特征在于，所述第一导电类型外延层的电阻率为2.0 Ω.cm~4.0 Ω.cm，所述第一导电类型外延层的厚度为6.0 μ m~14.0 μ m。
28.如权利要求18~25中任一项所述的集成式单向超低电容TVS器件，其特征在于，所述第二导电类型外延层的电阻率为25 Ω.cm~35 Ω.cm,所述第二导电类型外延层的厚度为 6.0 μ m ~12.0 μ m。
29.如权利要求18~25中任一项所述的集成式单向超低电容TVS器件，其特征在于，所述二极管Zl的击穿电压为3.3V~7.0V。
30.如权利要求18~25中任一项所述的集成式单向超低电容TVS器件，其特征在于，所述第一导电类型衬底为地端，所述第二金属线与电源端连接。
【文档编号】H01L27/08GK103474427SQ201310422745
【公开日】2013年12月25日 申请日期:2013年9月16日 优先权日:2013年9月16日
【发明者】张常军, 王平 申请人:杭州士兰集成电路有限公司