半导体装置以及使用该半导体装置的功率转换装置制造方法

半导体装置以及使用该半导体装置的功率转换装置制造方法
【专利摘要】本发明提供了一种施加了负电压浪涌时，具有能够防止他相的高侧驱动电路的误动作的置位用和复位用这两个电平移位电路的半导体装置和使用该半导体装置的功率转换装置。3相单芯片栅极驱动器1C等半导体装置（100)中，通过在非相对面（11)、(12)配置构成置位用和复位用这两个电平移位电路(6)、(7)的HVNM0S(28)，能够减少因负电压浪涌流入他相的HVNM0S(28)的漏极（26)的电子流量。此外，将从对手侧的相对面(9)到构成置位用和复位用这两个电平移位电路(6)、(7)的HVNM0S(28)的漏极(26)的各自的距离（K1)和（K2)设置为150ym以上，能够防止未施加负浪涌的他相的高侧驱动电路的误动作。
【专利说明】半导体装置以及使用该半导体装置的功率转换装置

【技术领域】
[0001] 本发明涉及具有电平移位电路的高耐压ic等半导体装置以及使用该半导体装置 的逆变器等功率转换装置。

【背景技术】
[0002] 图8是3相电动机Mo和驱动3相电动机Mo的3相逆变器的电路图。3相逆变 器由功率模块和对其进行控制的高耐压1C构成。功率模块由开关元件Q1?Q6以及作为 FTO (Free Wheel Diode:续流二极管）的功率半导体元件D1?D6构成，利用这些功率半 导体元件，组成了 3相全桥电路。所述高耐压1C是如图9所示的3相单芯片栅极驱动器 IC500、600。
[0003] 3相逆变器由U相、V相、W相这三个半桥电路构成，每个半桥电路都由上臂功率半 导体元件（Q1?Q 3，D1?D3)和下臂功率半导体元件（Q4?Q6，D4?D6)构成。该上臂功 率半导体元件（Q1?Q3，D1?D3)和下臂功率半导体元件（Q4?Q6，D4?D6)的连接点为 半桥的中间点Z，与栅极驱动器1C的VS端子相连接。
[0004] 另外，上臂功率半导体元件（Q1?Q3, D1?D3)和3相逆变器的P端子相连，下 臂功率半导体元件（Q4?Q6, D4?D6)和3相逆变器的N端子相连。各相的中间点Z与 作为感性负载（L负载）的3相电动机Mo相连。功率半导体元件例如由作为主开关元件的 IGBT(绝缘栅型双极晶体管）和回流二极管构成。P端子和N端子与3相逆变器的主电源 Vcc相连。
[0005] 与功率半导体相连的布线上存在寄生电感Lo。在构成3相逆变器的功率半导体元 件进行开关时，尤其是上臂功率半导体元件（例如，Q1)断开时，电流I经由D4从N端子流 向中间点Z，并经由D2从中间点Z流向P端子。在电流I流过的这些路径上存在寄生电感 Lo〇
[0006] 尤其是，受到流经D4的电流I和该寄生电感Lo的影响，与该功率半导体元件（Q1) 相连的3相单芯片栅极驱动器IC500、600的VS端子的电位相对于3相逆变器的N端子的 电位（公共电位（ = GND电位））瞬态地向负侧振动。即，会向VS端子施加低于N端子电 位的负电压浪涌。
[0007] 图9是现有的3相单芯片栅极驱动器IC500、600的要部配置图，该图的图（a)是U 相、V相、W相的高侧驱动电路3、4、5以非平行方式配置时的图，该图的图（b)是U相、V相、 W相的高侧驱动电路3、4、5以平行方式配置时的图。
[0008] 该3相单芯片栅极驱动器IC500、600中，例如，在p半导体基板上为了形成高侧驱 动电路3、4、5而形成3个η阱区。该η阱区是通过离子注入磷等 5族杂质，然后进行热扩 散而形成。该图的图（a)的 V相上配置的 HVNM0S(High-voltage n-channel metal-oxide semiconductor :高耐压NM0S) 28配置在与隔着相间区域而连接的W相相对的相对面1〇,该 图的图（b)的W相上配置的HVNM0S28配置在与隔着相间区域而电连接的V相相对的相对 面10b。3相单芯片栅极驱动器IC500中，构成V相置位/复位用电平移位电路6a、7a的 HVNM0S28的η漏极区域26各自与W相的相对面10b的距离Μ相等。另外，3相单芯片栅极 驱动器IC600中，构成W相置位/复位用电平移位电路6b、7b的HVNM0S28的η漏极区域26 各自与V相的相对面1〇的距离μ相等
[0009]图10是图9(b)的3相单芯片栅极驱动器IC600的结构图，该图的图（a)是沿图 9(b)的D-D'线截断后的要部剖视图，该图的图（b)是该图的图（a)的11漏极区域 26附近 的放大俯视图。图10中示出了电子50的流动。
[0010] V相的高侧驱动电路4包括：形成在p半导体基板21的表面层的n阱区 29 ;连接 VS端子且形成在n阱区29的表面层的p阱:区30 ;与VB端子相连的η区域31 ;将成为高耐 压结终端区域46 (HVJT)的η阱区22a。
[0011] 相间区域70中，在p半导体基板21的表面形成的P阱区60经由P基极区域23、 36、37与接地电位的COM端子42相连。
[0012] W相的HVNM0S28包括：将成为漂移区域的η阱区22b ;在P基极区域23形成的n 源极区域24。还包括：在η源极区域24和η阱区22b所夹的ρ基极区域23上隔着栅极绝 缘膜形成的栅极端子43 ;在η阱区22b形成的η漏极区域26 ;与该η漏极区域26相连的漏 极端子44。
[0013] 在图10中，V相的VS端子40输入负电压浪涌，形成V相的高侧驱动电路4的η阱 区29下冲至负电压的情况下，从η阱区22a(相对面10)向ρ阱区60注入电子50。注入的 电子50流入构成W相的电平移位电路6b的HVNM0S28的η漏极区域26。该电子50经由与 漏极端子44相连的电平移位电阻45b向W相的高侧驱动电路5流去。电子50流入电平移 位电阻45b，从而发生电压下降。因此，一旦流入η漏极区域26的电子50的流量变多，电压 下降就变大，于是导致W相的高侧驱动电路5误动作。
[0014] 而对于形成所述V相高侧驱动电路4的高耐压结终端区域46的η阱区22a和形 成W相高侧驱动电路5的高耐压结终端区域的η阱区22b，将它们隔着相间区域而彼此相对 的pn结面称为相对面10 (V相侧）、10b (W相侧），将它们互不相对的pn结面称为非相对面 1113以相侧）、1213(1相侧）。
[0015] 专利文献1中，记载有如下方法：为防止输入到高耐压1C的负电压浪涌引起高侧 驱动电路的误动作，在下落至负电压的VS端子和GND端子之间插入二极管，阻止负电压的 下落。
[0016] 此外，专利文献2中记载有如下方法：与电平移位电路并联地设置与误动作检测 电路相连的虚设电平移位电路。这些方法都是以1相（半桥）的栅极驱动器 IC为对象而 设置误动作防止功能的技术，是针对本相的对策，而不是针对他相的对策。
[0017] 作为输入了负电压浪涌时的高侧驱动电路的误动作防止措施，进一步说明前述专 利文献1和专利文献2的内容。专利文献1中记载了，在半桥中，在公共接地节点COM(GND 端子）和虚拟接地节点VS(VS端子）之间，利用公共的基板区域，在高耐压1C内部设置高 耐压二极管。若虚拟接地电位节点 vs成为负电位，则钳位用高耐压二极管成为正向偏置状 态。向虚拟接地电位节点vs提供电流，能够将虚拟接地电位点vs的电压电平钳位至电 压电平GND-Vf，该电压电平GND-Vf比公共接地节点COM的接地电压低自己的顺向下降电压 (Vf)，因此，能够吸收负电压浪涌，降低虚拟接地电位 VS的下冲。
[0018] 专利文献2中记载了如下技术：在L负载的半桥中，误信号检测电路与电平移位电 路并联连接，关于误信号检测电路，构成电平移位电路的HVNMOS为通常状态下固定截止的 虚设开关元件，具有导通用（置位用）和截止用（复位用）的两个电平移位电路，两者结构 相同。误信号检测电路输出误信号检测用电路的电压下降，作为表示电平移位电路中产生 误信号的误信号产生信号SD，误信号产生信号SD经由非门输入误动作防止电路，误动作防 止电路根据该误信号产生信号SD，进行规定的用来防止误动作的处理。
[0019] 此外，专利文献3中并没有明确记载3相单芯片栅极驱动器1C中构成用于放大电 平的电平移位电路的HVNMOS被配置于他相的相对面还是被配置于非相对面（这里是正交 面）。 现有技术文献 专利文献
[0020] 专利文献1 :日本专利特开2010-263116号公报 专利文献2 :日本专利特开2005-176174号公报 专利文献3 :日本专利特开平9-55498号公报


【发明内容】
发明希望解决的问题
[0021] 图9和图10中所示的现有的3相单芯片驱动器IC500、600中，构成置位用、复位 用电平移位电路6b、7b的HVNM0S28都形成在相对面10b。这样的结构中，例如V相施加了 负电压浪涌的情况下，W相HVNM0S28的η漏极区域26中流入大量电子50，W相高侧驱动电 路发生误动作。
[0022] 所述专利文献1、2中，在高耐压1C的内部需要形成高耐压二极管或者误动作检测 用HVNM0S，芯片面积增加。例如，600V级别的高耐压1C中的高耐压结终端区域宽度（HVJT 的宽度）为100 μ m左右，因此3相单芯片栅极驱动器1C的芯片尺寸为半桥用单芯片驱动 器1C的3倍左右，芯片面积大幅增加。
[0023] 此外，现有的负电压浪涌的误动作防止措施是针对半桥用的栅极驱动器1C，是针 对本相的误动作抑制或检测功能，因此对于3相单芯片栅极驱动器1C等情形下发生的电子 流入他相而导致的高侧驱动电路误动作并无效果。
[0024] 本发明的目的在于解决上述问题，提供一种具有置位用和复位用这两个电平移位 电路的半导体装置和使用该半导体装置的功率转换装置，在施加了负电压浪涌时，能够防 止他相的高侧驱动电路的误动作。 解决问题的手段
[0025] 为解决上述问题、达成目的，本发明的半导体装置具有如下特征。具备：多个第2 导电型的第1阱区，所述多个第2导电型的第1阱区被第1导电型区域所包围，以相互分开 的方式设置在半导体基板的表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱 区被设置成与多个所述第1阱区中的所有第1阱区相接，从而构成所述第1导电型区域，并 被施加低电位。多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的电位 高于所述低电位的高侧驱动电路；与所述高侧驱动电路的电源的高电位侧连接且设置在所 述第1阱区的所述表面层的第2导电型的拾取区域；设置在所述第2阱区和所述拾取区域 之间的所述第1阱区中的高耐压结终端结构；以及设置在所述高耐压结终端结构和所述第 2眺区的一部分并发送用于驱动所述高侧驱动电路的信号的两个电平移位元件。所述半导 体装置中，所述两个电平移位元件被配置于不与相邻的所述第1阱区相对的非相对面，所 述第1阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面开始直 到所述两个电平移位元件的高电位区域为止的距离都在150 μ m以上。
[0026] 为解决上述问题、达成目的，本发明的半导体装置具有如下特征。具备：多个第2 导电型的第1阱区，所述多个第2导电型的第1阱区被第1导电型区域所包围，以相互分开 的方式设置在半导体基板的表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱 区被设置成与多个所述第1阱区中的所有第1阱区相接，慈悲愤然构成所述第1导电型区 域，并被施加低电位。多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的 电位高于所述低电位的高侧驱动电路；与所述高侧驱动电路的电源的高电位侧连接且设置 在所述第1阱区的所述表面层的第2导电型的拾取区域；设置在所述第2阱区和所述拾取 区域之间的所述第1阱区中的高耐压结终端结构；以及设置在所述高耐压结终端结构和所 述第2阱区的一部分并发送用于驱动所述高侧驱动电路的信号。所述半导体装置中，所述 两个电平移位元件被配置于不与相邻的所述第1阱区相对的非相对面，从相邻的所述第1 阱区开始直到所述两个电平移位元件的高电位区域为止的距离之差在10 μ m以下。
[0027] 此外，本发明的半导体装置的特征在于，在上述发明中，所述第1阱区和所述第2 阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面开始直到所述拾取区域为止的 距离比从与相邻的所述第1阱区相对的pn接合面开始直到所述两个电平移位元件的高电 位区域为止的距离更近。
[0028] 此外，本发明的半导体装置的特征在于，在上述发明中，从相邻的所述第1阱区开 始直到所述两个电平移位元件的高电位区域为止的距离大致相等。
[0029] 此外，本发明的半导体装置的特征在于，在上述发明中，所述第1阱区和所述第2 阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面开始直到所述两个电平移位元 件的高电位区域为止的距离都在150 μ m以上。
[0030] 此外，本发明的半导体装置的特征在于，在上述发明中，所述第1阱区和所述第2 阱区的pn接合面中与相邻的所述第1阱区相对的 pn接合面开始直到所述两个电平移位元 件的高电位区域为止的距离在500 μ m以下。
[0031] 此外，本发明的功率转换装置的特征在于，装载有上述的半导体装置。 发明效果
[0032] 根据本发明的半导体装置，能够减少因负电压浪涌而流入他相的电平移位元件的 高电位区域的电子流量。因此，能够抑制具有至少两个电平移位元件的高侧驱动电路的误 动作。
[0033] 结果，能够提高高耐压1C的负电压浪涌耐量。

【专利附图】

【附图说明】
[0034]图1是本发明实施例1的半导体装置100的结构图，图1 (a)是要部俯视图，图1 (b) 是图1(a)的漏极附近的细节俯视图。 图2是图1各部的剖视图，图2(a)是沿图1(a)的A-A'线（虚线）截断后的要部剖视 图，图2(b)是沿图l(a)的B-B'线（实线）截断后的要部剖视图，图2(c)是沿图1(a)的 C-C'线（点划线）截断后的要部剖视图。 图3是表示V相的VS端子40施加了负电压浪涌时进入U相的电子50的流动的图，图 3(a)是表示在沿图1(a)中B-B'线截断后的部位所流动的电子50的图，图3(b)是表示在 沿图1(a)中C-C'线截断后的部位所流动的电子50的图。 图4是表示从U相的相对面9流入U相的η阱区22、8的电子50进入η漏极区域26 的情况下电子50的流量与从相对面9到η漏极区域26的距离Κ1以及距离Κ2之间的关系 的图。 图5是在施加了负电压浪涌时，比较将HVNM0S28配置在相对面9和将HVNM0S28配置 在非相对面11这两种情况下流入漏极的电子50的流量的图。 图6是本发明实施例2的半导体装置的要部俯视图。 图7是本发明实施例3的功率转换装置300的要部电路图。 图8是3相电动机Mo和驱动3相电动机的3相逆变器的电路图。 图9是现有的3相单芯片栅极驱动器IC500、600的要部配置图，图9 (a)是U相、V相、 W相的高侧驱动电路3、4、5以非平行方式配置时的图，图9(b)是U相、V相、W相的高侧驱 动电路3、4、5以平行方式配置时的图。 图10是图9(b)的3相单芯片栅极驱动器IC600的结构图，图10(a)是沿图9(b)的 D-D'线截断后的要部剖视图，图10(b)是图10(a)的η漏极区域26附近的放大俯视图。 图11是表示实施例1的半导体装置的另一例的剖视图。 图12是表示实施例1的半导体装置的另一例的剖视图。

【具体实施方式】
[0035] 本发明是对于3相单芯片栅极驱动器1C而言,在发生负电压浪涌时，电子向相邻 (从U相至V、W相等）的高侧驱动电路流入而引起高侧驱动电路的误动作。接下来，借用 以下的实施例来说明实施方式。
[0036]〈实施例1〉 图1和图2是本发明实施例1的半导体装置100的结构图，图1 (a)是要部俯视图，图 1(b)是图1(a)的漏极附近的细节俯视图，图2(a)是沿图1(a)的A-A'线（虚线）截断后 的要部剖视图，图2(b)是沿图1(a)的B-B'线（实线）截断后的要部剖视图，图2(c)是沿 图1(a)的C-C'线（点划线）截断后的要部剖视图。图1中u相被描绘在V相的左侧，图 2中U相被描绘在V相的右侧。
[0037]该半导体装置1〇〇是具有电平移位电路的高耐压1C，例如，是搭载有驱动3相逆变 器的驱动电路的3相单芯片栅极驱动器1C。图1 (a)中，该半导体装置1〇〇包括：低侧驱动 电路1、控制电路2、U相高侧驱动电路3、V相高侧驱动电路4、W相高侧驱动电路5。半导 体装置100包括：包围高侧驱动电路3、4、5的高耐压结终端结构（46等）；置位用电平移位 电路（6等），该置位用电平移位电路（6等）配置于形成该高耐压结终端结构的部分η阱区 ( 22、22a等）；复位用电平移位电路（7等）；形成于一^高侧驱动电路和另一个高侧驱动电 路之间的相间区域70。以包围η阱区（8、29等）的方式形成 n阱区（22、22a等），η阱区 (22、22a等）的平面外形形状呈由多个直线部和拐角部组成的近似多边形。
[0038]例如，以U相为例进行说明，该置位用和复位用电平移位电路6、7包括根据控制电 路2的信号而导通/截止的电平移位元件以及与电平移位元件的高电位侧连接的电平移位 电阻。电平移位电路6、7连接电平移位元件同电平移位电阻的连接点和高侧驱动电路。电 平移位电路6、 7并不配置于与隔着相间区域而连接的他相（例如V相）的η阱区22相对 的相对面9,而是以与垂直于相对面9的面相对的方式配置。
[0039] 此外，希望将以下距离设为相等：构成置位用和复位用电平移位电路6、7的 HVNM0S28各自的η漏极区域26与同本相的相对面9相对的他相的相对面10 (对手侧（V 相）的相对面）之间的本相距离设为相等，即，从电平移位电路6的η阱区26至相对面10 之间的距离Κ10与从电平移位电路7的η阱区26至相对面10之间的距离Κ11设为相等。
[0040] 但是，即便由于制造偏差而产生若干差异也没有问题。另外，即便不是等距离，优 选距离Κ10和距离Κ11之差在10 μ m以下。如果距离Κ10和距离Κ11之差在10 μ m以下， 就能够抑制流入η漏极区域26的电子50的流量差所引起的高侧驱动电路3的误动作。对 于从相对面9 (本相侧（U相）的相对面）至本相η漏极区域26的距离Κ1以及距离Κ2之 差进行设计也同样能够抑制流入η漏极区域26的电子50的流量差所引起的高侧驱动电路 3的误动作。相对面9和非相对面11是η阱区22和ρ阱区60的ρη接合面。以下说明中， 对于U相、V相、W相，HVNM0S的符号和构成HVNM0S的各部分的符号使用相同的符号。
[0041] 图1(b)中，η漏极区域26和连接至VB端子41a的拾取区域、即η区域31a之间 的η阱区22成为电平移位电阻45。VB端子41a与驱动高侧驱动电路的电源（输出VS电 位加上规定电压（例如15V等）而成的电压）相连，向作为拾取区域的 n区域31a施加对 高侧驱动电路进行驱动的电源电压。
[0042] 图2中，该半导体装置100的U相电平移位电路6的HVNM0S28包括配置于ρ半导 体基板21的表面层的多个η阱区22、和以横跨n阱区22和相间区域70的ρ阱区60的方 式配置的Ρ基极区域23,所述ρ阱区60在半导体基板21的表面层与η阱区22相邻地进行 配置。如图1 (b)所示，ρ基极区域23与ρ基极区域36a相连接。
[0043] HVNM0S28包括配置于ρ基极区域23的表面层的η源极区域24以及ρ接触区域 25、以及以与ρ基极区域23分隔开的方式配置于η阱区22的表面层的η漏极区域26。如 图1 (b)所示，ρ接触区域25与ρ区域3如连接。HVNM0S28包括栅极电极27、作为拾取区 域的η区域31a以及与η区域31a相连的VB端子41a，所述栅极电极27隔着未图示的栅极 绝缘膜配置于η源极区域 24和η阱区Μ所夹的ρ基极区域23上，所述η区域31a以与η 漏极区域26分隔开的方式配置于η阱区22的表面层。
[0044] 此外，η漏极区域26是HVNM0S28的高电位区域，η源极区域24是HVNM0S28的低 电位区域。作为拾取区域的η区域31a配置于比η漏极区域26更靠近相对面9的位置。此 夕卜，HVNM0S 28包括与栅极电极27相连的栅极端子43以及与η漏极区域26相连的漏极端 子44。U相的高侧驱动电路3中，η漏极区域26和η区域31a之间的η阱区22是电平移 位电阻45。
[0045] V相高侧驱动电路4包括：隔着ρ阱区60同η阱区22分隔开且配置于ρ半导体 基板21的表面层的另一（左侧）η阱区22a( g卩，从U相高侧驱动电路3观察，相邻的η阱 区）；与η阱区2?相接的η阱区29 ;配置于η阱区29的表面层的ρ阱区30 ;与ρ阱区30 分隔开且配置于跨η阱区22a和η阱区29的表面层的η区域31。V相高侧驱动电路4包 括：配置于Ρ阱区30的表面层的η区域32和ρ区域33 ;与η区域32分隔开配置的η区域 34 ;在η区域32和η区域34所夹的区域中隔着未图示的栅极绝缘膜配置于P阱区30上的 栅极电极35。此外，高侧驱动电路4还包括与η区域32以及P区域33相连接的VS端子 40 ;与η区域31相连接的VB端子41。
[0046] 在相间区域70中，在ρ半导体基板21上，包括：配置在U相η阱22以及V相η阱 22a之间的ρ阱区60 ;以跨ρ阱区60和η阱区22a的方式配置的Ρ基极区域36 ;在被两个 P基极区域23、36所夹的ρ阱区60的表面层，以同两个ρ基极区域23、36分隔开的方式配 置的P基极区域37。在相间区域70中，包括：配置在ρ基极区域37的表面层的ρ区域38 ; 配置在P基极区域36的表面层的ρ区域39 ;与ρ区域39、p区域38、p接触区域25以及η 源极区域24相连接的COM端子42。另外，也可以省略所述的两个ρ基极区域36、37。
[0047] 而在U相高侧驱动电路3中,η区域31a与ρ基极区域36a之间的η阱区22主要 是形成高耐压结终端结构的高耐压结终端区域46a。V相高侧驱动电路4中，η区域31与ρ 基极区域36之间的η阱区22a主要是形成高耐压结终端结构的高耐压结终端区域46、46a。 形成了高耐压结终端结构的高耐压结终端区域46是确保低侧驱动电机1或控制电路2与 各相（U相、V相、W相）的高侧驱动电路 3、4、5之间的耐压的区域，还是确保各相的高侧驱 动电路3、4、5之间的耐压的区域。
[0048]另外，U 相的符号中，30a，31a，32a，33a, 34a，35a，36a，40a, 41a, 46a 相当于 V 相的 符号 30, 31，32, 33, 34, 35, 36, 40, 41，46。
[0049] 图3是表示V相的VS端子40施加了负电压浪涌时进入U相的电子50的流动的 图，图3(a)是表示在沿图1 (a)中B-B'线截断后的部位所流动的电子50的图，图3(b)是 表示在沿图1(a)中C-C'线截断后的部位所流动的电子50的图。
[0050] V相的VS端子40施加了负电压浪涌时，图3 (a)中，电子50从V相的η阱区22a， 经由V相的η阱区22a与相间区域70之间的PN接合面（相对面10)，注入ρ阱区60。注 入P阱区60的电子5〇经由作为PN接合面的相对面9,流入U相的η阱区22。流入U相的 η阱区22的电子5〇经由η区域31a流入VB端子41a。
[0051] 另一方面，图3(b)中，电子50从V相的η阱区22a经由V相的η阱区22a与相间 区域7〇之间的PN接合面（相对面1〇)，注入ρ阱区60。注入ρ阱区60的电子50经由作 为PN接合面的相对面9,流入U相的n阱区22。流入U相的η阱区22的电子50经由η区 域31a流入VB端子41a。流入U相的 η阱区22的电子50中的一部分流入η漏极区域26。 流入η漏极区域26的电子50经由电平移位电阻45流入VB端子41a。电子50流过的路径 较长，串联电阻（η阱区22、S的横向电阻）与电子 50的路径长度成正比地变大，因此流入 η漏极区域26的电子50的流量变少。流入HVNM0S28的η漏极区域26的电子50向U相 的局侧驱动电路3流去。向η漏极区域26流入的电子50的流量较少，因此，电平移位电阻 4δ处产生的电压下降也变小。因此，高侧驱动电路 3的误动作发生变难。
[0052]另外，如前所述，U相的HVNM0S28配置于不同于相对面9的非相对面11、12,从相 对面10到置位用HVNM0S28的η漏极区域26的距离Κ10与从相对面10到复位用HVNM0S28 的η漏极区域26的距离Κ11之差为?〇 μπι以下。因此，流入各HVNM0S28的η漏极区域26 的电子50的流量之差变小。因此，能够防止在流入各 HVNM〇S28的η漏极区域26的电子50 p流量之差较大时产生的高侧驱动电路3的误动作。较优选的是，距离Κ10和距离Κ11的距 离没有差异，S卩，优选距离Κ10和距离ΚΙ 1的距离大致相等。由此，能够使得流入各HVNM0S28 的η漏极区域26的电子SO的流量大致相等。上面虽然以u相的高侧驱动电路3为例进行 了说明，但并不限于u相的高侧驱动电路3,也能够同样适用于v相的高侧驱动电路4、w相 的尚侧驱动电路5。
[0053]图4是表示从U相的相对面9流入U相的η阱区22、8的电子50进入η漏极区域 26的情况下电子50的流量与从相对面9到η漏极区域26的距离Κ1以及距离Κ2之间的关 系的图。
[0054]如图4所示，若距离Κ1和距离Κ2变大，则电子50的流量快速减少。尤其是距离 Κ1和距离Κ2在100 μ m?200 μ m之间时，电子50的流量急剧减少。具体而言，流入η漏极 区域的电子50的流量在距离Κ1和距离Κ2为150 μ m时减少至大约5〇 %，在距离Κ1和距离 K2为2〇0 μ m时减少至大约1/5。若距离K1和距离K2超过2〇〇 μ m,则电子的流量基本恒 定地持续减少，而在距离K1和距离K2在5〇0 μ m附近时，电子的流量基本变为〇,电子的流 量的下降率饱和。因此，只要将距离K1和距离K2设为150 μ m以上、5〇0 μ m以下即可。但 是，若该距尚K1和距尚K2变大，由于芯片尺寸变大，所以欠佳。因此，距离K1和距离K2优 选设为150 μ m以上、250 μ m以下，更优选地设为200 μ m左右。
[0055]图5是在施加了负电压浪涌时，比较将HVNMOS28配置在相对面9和将HVNMOS28配 置在非相对面11这两种情况下流入漏极的电子50的流量的图。是向U相和W相的VB端 子施加-50V，1· 5 μ S的脉冲状负电压浪涌，向V相的VB端子施加 15V电压的情况下比较流 入漏极的电子50的流量的模拟图。
[0056] 在将HVNM0S28配置于非相对面11时，流入η漏极区域26的电子50的流量若以 电流表示则为6· 62mA。另一方面，在将HVNM0S28配置于相对面9时，流入η漏极区域26的 电子50的流量若以电流表示则为34. 62mA。因此，可以确认，与将HVNM0S28配置于相对面 9相比，通过将HVNM0S28配置于非相对面11，流入η漏极区域26的电子流量降低至1/5左 右。将HVNM0S28形成于非相对面11时，电子50流经的路径长度较长，因此串联电阻变大。 因而，流入η漏极区域26的电子流量降低。
[0057] 如前所述，可以将置位用和复位用HVNM0S28配置于非相对面，并将置位用和复位 用HVNM0S28的η漏极区域26配置成距相对面9的距离Κ1和Κ2或者距相对面10的距离 Κ10和Κ11相等。由此，流入η漏极区域26的电子流量大幅减少，并且对于两者而言相等。
[0058] 因此，向本相输入负电压浪涌时，防止了他相的高侧驱动电路的误动作。关于高侧 驱动电路的误动作的防止，并不限于上述U相，V相和W相也一样。
[0059] 以上说明中，示出了如图2所示的自分离结构的半导体装置100。这样的半导体装 置100中，从Ρ型半导体基板21的表面进行杂质离子的离子注入，并进行活化处理，形成η 阱区22、η阱区22a、n阱区8、η阱区29以及ρ阱区60。作为替换方法，图11或图12所示 的结分离结构也能够起到本申请的效果。
[0060] 图11是表示实施例1的半导体装置的另一例的剖视图。图11中示出了图1的半 导体装置100为结分离结构情况下图1的各部分的剖视图。图11(a)是沿图1(a)的Α-Α' 线（虚线）截断后的要部剖视图，图11 (b)是沿图1 (a)的Β-Β'线（实线）截断后的要部 剖视图，图11 (c)是沿图1 (a)的C-C'线（点划线）截断后的要部剖视图。
[0061] 该种情况下，对ρ型半导体基板21a的表面进行了杂质的罔子注入以形成埋入区 域（8a、29a等）之后，在P型半导体基板21a上形成η型外延生长层。通过活化处理来形成 埋入区域（8a、29a等）。通过从外延生长层的表面进行杂质的离子注入并进行活化处理来 形成P阱区60a，直至达到p型半导体基板21a。这样，在外延生长层形成多个η阱区（2此、 22d等）。其它区域与图1同样地形成。此外，埋入区域（ 8a、29a等）为杂质浓度高于外延 生长层22b的η型区域。
[0062] 图12是表示实施例1的半导体装置的另一例的剖视图。图12中示出了图1的半 导体装置100为不同于图11的结分离结构情况下图1的各部分的剖视图。图12(a)是沿 图1(a)的Α-Α'线（虚线）截断后的要部剖视图，图12(b)是沿图1(a)的Β-Β'线（实线） 截断后的要部剖视图，图12(c)是沿图1(a)的C-C'线（点划线）截断后的要部剖视图。
[0063] 该种情况下，对ρ型半导体基板21b的表面进行了杂质的离子注入以形成埋入区 域（8b、29b等）之后，在p型半导体基板21b上形成P型外延生长层。通过活化处理来形 成埋入区域（8b、29b等）。通过从外延生长层的表面进行杂质的离子注入并进行活化处理 来形成η阱区（22e、22f等），直至达到ρ型半导体基板21b。另外，通过从外延生长层的表 面进行杂质的离子注入并进行活化处理，由此来形成P阱区6〇b。其它区域与图1同样地形 成。此外，埋入区域（8b、29b等）为杂质浓度高于外延生长层22b的η型区域。
[0064] 〈实施例2> 图6是本发明实施例2的半导体装置的要部俯视图。实施例2与实施例1的不同点在 于，从置位用电平移位电路6以及复位用电平移位电路7的η漏极区域26到相对面10的 距离Κ不相同。实施例2中，置位用电平移位电路6和复位用电平移位电路7同相对面9 分隔开，因此流入各自的η漏极区域26的电子流量与电平移位电路6和7形成在相对面9 的情况下相比变小。
[0065] 输入负电压浪涌的情况下，虽然防止高侧驱动电路3的误动作发生的能力与实施 例1相比变低，但通过将相对面9与HVNM0S28的η漏极区域26之间的距离Κ设为150 μ m 以上、500 μ m以下，能够抑制误动作的发生。此外，将上述距离K设为150 μ m以上、250 μ m 以下，则更好。进一步地，将所述距离K设为200 μ m左右比较合适。这里虽然对U相进行 了说明，但V相、W相也相同。
[0066]〈实施例3> 图7是本发明实施例3的功率转换装置300的要部电路图。这里举了 3相逆变器的例 子。该3相逆变器上所搭载半导体装置100、200为图1及图5所示的3相单芯片栅极驱动 器1C。功率转换装置300和现有功率转换装置700的不同点在于用图8所示的功率转换装 置700所搭载的半导体装置500、600替换半导体装置100、200。
[0067] 这里，作为功率转换装置300举出了 3相逆变器（3相桥）的例子，但并不限于此。 例如，也能够应用于搭载了单相（2相）逆变器（全桥）或者单相及3相转换器等2相以上 的单芯片栅极驱动器1C的功率转换装置。
[0068] 本发明的实施方式的半导体装置100具备：多个第2导电型的第1阱区，所述多个 第2导电型的第1阱区被第1导电型区域所包围，以相互分开的方式设置在半导体基板的 表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱区被设置成与多个第1阱区 中的所有第1阱区相接，从而构成所述第1导电型区域，并被施加低电位，多个第1阱区具 有：设置在第1阱区的表面层且低电位侧的电位高于该低电位的高侧驱动电路；与高侧驱 动电路的电源的高电位侧连接且设置在第1阱区的表面层的第2导电型的拾取区域；设置 在第2阱区和拾取区域之间的第1阱区中的高耐压结终端结构；以及设置在高耐压结终端 结构和第2阱区的一部分并发送用于驱动高侧驱动电路的信号的两个电平移位元件，所述 半导体装置的特征在于，两个电平移位元件（例如U相的电平移位电路6、7的HVNM0S28) 被配置于不与相邻的第1阱区相对的非相对面11,第1阱区（例如U相的η阱区22)和第 2阱区（例如ρ阱区60)的ρη接合面中与相邻的第1阱区（例如V相的η阱区22a)相对 的pn接合面（相对面9)开始直到两个电平移位元件的高电位区域（ n漏极区域26)为止 的距离Κ1和Κ2都在150 μ m以上。
[0069] 本发明的实施方式的半导体装置100能够大幅减少因负电压浪涌而流入他相的 电平移位元件的髙电位区域的电子流量。因此，能够抑制高侧驱动电路的误动作。
[0070] 另外，本发明的实施方式的半导体装置100具备：多个第2导电型的第1阱区，所 述多个第 2导电型的第1阱区被第1导电型区域所包围，以相互分开的方式设置在半导体 基板的表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱区被设置成与多个第 1阱区中的所有第1阱区相接，从而构成所述第1导电型区域，并被施加低电位，多个第1阱 区具有：设置在第1阱区的表面层且低电位侧的电位高于该低电位的高侧驱动电路；与高 侧驱动电路的电源的高电位侧连接且设置在第1阱区的表面层的第2导电型的拾取区域； 设置在第2阱区和拾取区域之间的第1阱区中的高耐压结终端结构；以及设置在高耐压结 终端结构和第 2阱区的一部分并发送用于驱动高侧驱动电路的信号的两个电平移位元件， 所述半导体装置的特征在于，两个电平移位元件被配置于不与相邻的第1阱区相对的非相 对面11，从相邻的第1阱区（相对面10)开始直到两个电平移位元件的高电位区域为止的 距离K10和K11之差在10 μ m以下。
[0071] 根据本发明的实施方式的半导体装置100,能够使得因负电压浪涌而流入他相的 电平移位元件的高电位区域的各自的电子50的流量大致相等。
[0072] 另外，本发明的实施方式的半导体装置100的特征在于，第1阱区和第2阱区的pn 接合面中与相邻的第1阱区相对的pn接合面开始直到拾取区域为止的距离比从与相邻的 第1阱区相对的pn接合面开始直到两个电平移位元件的高电位区域为止的距离更近。 [0073]另外，本发明的实施方式的半导体装置100的特征在于，从相邻的第1阱区开始直 到两个电平移位元件的高电位区域为止的距离大致相等。
[0074]另外，本发明的实施方式的半导体装置100的特征在于，第1阱区和第2阱区的pn 接合面中与相邻的第1阱区相对的pn接合面开始直到两个电平移位元件的高电位区域为 止的距离K1和K2都在150 μ m以上。
[0075]另外，本发明的实施方式的半导体装置100的特征在于，第1阱区和第2阱区的pn 接合面土与相邻的第1阱区相对的pn接合面开始直到两个电平移位元件的高电位区域为 止的距离K1和K2在500 μ m以下。
[0076]另外，本发明的实施方式的功率转换装置300的特征在于，装载有如上所述的半 导体装置100。
[0077] 根据本发明的实施方式的半导体装置1〇〇以及装载了半导体装置1〇〇的功率转换 装置3〇0,能够大幅减少了因负电压浪涌而流入他相的电平移位元件的高电位区域的电子 流量，并且能够使得因负电压浪涌而流入他相的电平移位元件的高电位区域的各自的电子 50的流量大致相等。因而，能够抑制高侧驱动电路的误动作。 工业上的实用性
[0078] 如上所述，本发明的半导体装置的制造方法对于具有电平移位电路的高耐压1C 等的半导体装置以及使用该半导体装置的逆变器等的功率转换装置是有效的。 标号说明
[0079] 1低侧驱动电路 2控制电路 3 U相的高侧驱动电路 4 V相的高侧驱动电路 5 W相的高侧驱动电路 6置位用电平移位电路 7复位用电平移位电路 8、29 η阱区 9 U相的相对面 10 V相的相对面 11 U相的非相对面 12 V相的非相对面 21 ρ半导体基板 22、 22a、29 η 阱区 23、 36、36a、37 ρ 基极区域 24 η源极区域 25 ρ接触区域 26 η漏极区域 27、35、35a栅极电极 28 HVNM0S 30、 60 ρ阱区 31、 31a、32、32a、34、34a η 区域 33、33a、38、39、39a ρ 区域 40、 40a VS 端子 41、 41a VB 端子 42 COM端子 43栅极端子 44漏极端子 45电平移位电阻 46、46a高耐压结终端区域 50电子 70相间区域 100、200半导体装置 300功率转换装置
【权利要求】
1. 一种半导体装置，具备：多个第2导电型的第1阱区，所述多个第2导电型的第1阱 区被第1导电型区域所包围，以相互分开的方式设置在半导体基板的表面层；以及第1导电 型的第2阱区，所述第1导电型的第2阱区被设置成与多个所述第1阱区中的所有第1阱 区相接，从而构成所述第1导电型区域，并被施加低电位， 多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的电位高于所述低 电位的高侧驱动电路；与所述髙侧驱动电路的电源的高电位侧连接且设置在所述第1阱区 的所述表面层的第2导电型的拾取区域；设置在所述第2阱区和所述拾取区域之间的所述 第1阱区中的高耐压结终端结构；以及设置在所述高耐压结终端结构和所述第2阱区的一 部分并发送用于驱动所述高侧驱动电路的信号的两个电平移位元件， 所述半导体装置的特征在于， 所述两个电平移位元件被配置于不与相邻的所述第1阱区相对的非相对面，所述第1 阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面开始直到所述 两个电平移位元件的高电位区域为止的距离都在150 μ m以上。
2. -种半导体装置，具备：多个第2导电型的第1阱区，所述多个第2导电型的第1阱 区被第1导电型区域所包围，以相互分开的方式设置在半导体基板的表面层；以及第1导电 型的第2阱区，所述第1导电型的第2阱区被设置成与多个所述第1阱区中的所有第1阱 区相接，从而构成所述第1导电型区域，并被施加低电位， 多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的电位高于所述低 电位的高侧驱动电路；与所述高侧驱动电路的电源的高电位侧连接且设置在所述第1阱区 的所述表面层的第2导电型的拾取区域；设置在所述第2阱区和所述拾取区域之间的所述 第1阱区中的高耐压结终端结构；以及设置在所述高耐压结终端结构和所述第2阱区的一 部分并发送用于驱动所述高侧驱动电路的信号的两个电平移位元件， 所述半导体装置的特征在于， 所述两个电平移位元件被配置于不与相邻的所述第1阱区相对的非相对面，从相邻的 所述第1阱区开始直到所述两个电平移位元件的高电位区域为止的距离之差在ΙΟμπι以 下。
3. 如权利要求1或2所述的半导体装置，其特征在于， 所述第1阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的ρη接合面 开始直到所述拾取区域为止的距离比从与相邻的所述第1阱区相对的pn接合面开始直到 所述两个电平移位元件的高电位区域为止的距离更近。
4. 如权利要求2所述的半导体装置，其特征在于， 从相邻的所述第1阱区开始直到所述两个电平移位元件的高电位区域为止的距离大 致相等。
5. 如权利要求2或4所述的半导体装置，其特征在于， 所述第1阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面 开始直到所述两个电平移位元件的高电位区域为止的距离都在150 μ m以上。
6. 如权利要求1所述的半导体装置，其特征在于， 在所述第1阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的pn接合 面开始直到所述两个电平移位元件的高电位区域为止的距离在500 μ m以下。
7. 如权利要求5所述的半导体装置，其特征在于， 所述第1眺区和所述第2讲区的ρη接合面中与相邻的所述第1阱区相对的训接 开始直到所述两个电平移位元件的高电位区域为止的距离在5〇〇 u h 叫R R说
8. -种功率转换装置，其特征在于， ^'下。 装载有如权利要求1或2所述的半导体装置。
【文档编号】H01L27/088GK104221148SQ201380019403
【公开日】2014年12月17日 申请日期:2013年9月13日 优先权日:2012年9月18日
【发明者】山路将晴, 片仓英明 申请人:富士电机株式会社