Otp器件结构及其加工方法
【专利摘要】本发明提供了一种OTP器件结构，该OTP器件结构包括：衬底；形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件；所述薄栅氧低压存储器件包括形成在所述衬底之中的有源区，以及覆盖在所述有源区之上的薄栅氧化层和叉指型栅极，其中所述叉指型栅极包括多条栅极线。一种OTP器件结构，该OTP器件包括：衬底；形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件；所述薄栅氧低压存储器件包括形成在所述衬底之中的叉指型有源区，以及覆盖在所述叉指型有源区之上的薄栅氧化层和栅极，其中所述叉指型有源区内包括多块长条区域，该多块长条区域沿栅长方向延伸。本发明还提供了一种OTP存储结构。
【专利说明】OTP器件结构及其加工方法
【技术领域】
[0001]本发明涉及半导体器件的设计加工领域，尤其涉及OTP器件结构及其加工方法。【背景技术】
[0002]在嵌入式非挥发性存储器领域，基于反熔丝结构的一次可编程(One TimeProgrammable, OTP)存储器因其高稳定性、与CMOS工艺完全兼容、编程容易等优点，被广泛应用于模拟电路微调、密钥和芯片ID存储、SRAM/DRAM冗余设计、RFID等。目前，主流的反熔丝结构使用MOS管实现。请参考图1，图1示出的结构是现有技术的OTP器件结构的剖视结构示意图，该OTP器件结构由薄栅氧低压存储器件和厚栅氧高压选择器件组成，如图1所示，其中薄栅氧低压存储器件由衬底1、薄栅氧化层4、栅极3和形成在衬底I内的有源区2构成，相应地，厚栅氧高压选择器件由衬底1、厚栅氧化层6、栅极5和有源区2构成。该OTP器件结构的电路结构请参考图2，对该OTP器件结构执行编程时，将高压加在所述薄栅氧低压存储器件的栅极3和有源区2，以0.18 μ m工艺为例，栅极3上加电压WL0=8V，有源区2上加电压BLO=OV,—段时间之后薄栅氧化层4被永久击穿。
[0003]继续参考图1，对于薄栅氧低压存储器件来说，对其进行编程所导致的击穿点可能分布在3个区域,例如图1所示出的栅极3与有源区2交叉处的LDD(Lightly Doped Drain,轻掺杂漏)区7，或者是薄栅氧化层4下方的沟道区8，或者是LDD区7和沟道区8两者之间的Halo过渡区。对于读操作来说，击穿点位于LDD区7的时候读电流较大；击穿点位于沟道区8的时候读电流适中；若击穿点位于所述Halo过渡区，则由于该区域的掺杂浓度高于衬底，所以具有更高阈值电压，因此需要更高的电压才能反型，所以读电流较小且不容易被检测到。对薄栅氧低压存储器件执行编程后，若击穿点出现在所述Halo过渡区内容易导致该薄栅氧低压存储器件编程失败，从而降低OTP器件结构的产品良率。从图2示出的电路结构来看，击穿点出现在所述Halo过渡区则可以视为其中的薄栅氧低压存储器件被阻断而无法检测到读电流。
[0004]如图3所示，图3是图1示出的OTP器件结构从栅高方向观察的正视图，通常击穿点位于LDD区7的可能性较大，栅极3与有源区2交叉处是最薄弱最容易发生击穿的区域，例如图3中多个圆圈11所示出的位置，当然击穿点也有一定概率出现在所述Halo过渡区或前述沟道区8，而非图3中多个圆圈11所示出的位置，从读电流方便检测的角度考虑，在理想情况中，对所述薄栅氧低压存储器件执行编程后期望击穿点是位于LDD区7内。
[0005]总体来说，现有的OTP存储器件由于击穿点的出现位置不可控而影响该OTP器件结构的产品良率。
【发明内容】
[0006]本发明的目的在于针对解决现有技术中存在的问题，通过提供新型的OTP器件结构以提升OTP器件的良率。
[0007]—方面，本发明提供了一种OTP器件结构，该OTP器件结构包括:[0008]衬底；
[0009]形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件；
[0010]所述薄栅氧低压存储器件包括形成在所述衬底之中的有源区，以及覆盖在所述有源区之上的薄栅氧化层和叉指型栅极，其中所述叉指型栅极包括多条栅极线。
[0011]根据本发明的一个实施例，该OTP器件结构中:所述叉指型栅极还包括主栅，所述多条栅极线与所述主栅连接并沿栅长方向延伸。
[0012]根据本发明的一个实施例，该OTP器件结构中:所述多条栅极线在栅宽方向上分离地平行排列。
[0013]根据本发明的一个实施例，该OTP器件结构中:所述栅极线在栅宽方向上的宽度范围是5nm至5 μ m。
[0014]根据本发明的一个实施例，该OTP器件结构中:所述多条栅极线中相邻的一对栅极线之间在栅宽方向上的距离的范围是5nm至5 μ m。
[0015]根据本发明的一个实施例，该OTP器件结构中:所述多条栅极线在栅长方向上分离地平行排列。
[0016]根据本发明的一个实施例，该OTP器件结构中:所述栅极线在栅长方向上的宽度范围是5nm至5 μ m。
[0017]根据本发明的一个实施例，该OTP器件结构中:所述多条栅极线中相邻的一对栅极线之间在栅长方向上的距离的范围是5nm至5μπι。
[0018]根据本发明的一个实施例，该OTP器件结构中:所述有源区是叉指型有源区，该叉指型有源区内包括多块长条区域，该多块长条区域分离地平行排列。
[0019]另一方面，本发明提供了一种OTP器件结构，该OTP器件包括:
[0020]衬底；
[0021]形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件；
[0022]所述薄栅氧低压存储器件包括形成在所述衬底之中的叉指型有源区，以及覆盖在所述叉指型有源区之上的薄栅氧化层和栅极，其中所述叉指型有源区内包括多块长条区域，该多块长条区域沿栅长方向延伸。
[0023]根据本发明的一个实施例，该OTP器件结构中:所述多块长条区域在栅宽方向上分离地平行排列。
[0024]根据本发明的一个实施例，该OTP器件结构中:所述长条区域在栅宽方向上的宽度范围是5nm至5 μ m。
[0025]根据本发明的一个实施例，该OTP器件结构中:所述多块长条区域中相邻的一对长条区域之间在栅宽方向上的距离的范围是5nm至5 μ m。
[0026]根据本发明的一个实施例，该OTP器件结构中:所述栅极是叉指型栅极，该叉指型栅极包括多条栅极线，该多条栅极线在栅长方向上分离地平行排列。
[0027]又一方面，本发明还提供了一种OTP存储结构，该OTP存储结构包括:
[0028]至少一个存储单元；
[0029]与每一所述存储单元对应的多个冗余存储单元；
[0030]所述存储单元和所述冗余存储单元包括前文所述任一种OTP器件结构；
[0031 ] 所述多个冗余存储单元，用于在检测出所述存储单元编程失败后对该多个冗余存储单元顺序执行冗余编程，直至检测出当前的冗余存储单元编程成功后停止所述冗余编程。
[0032]根据本发明的一个实施例，该OTP存储结构中:所述存储单元设置在OTP存储阵列中；所述多个冗余存储单元分别设置在不同的OTP冗余存储阵列中。
[0033]本发明提供的OTP器件结构改进了其包括的薄栅氧低压存储器件的有源区形状和/或栅极形状，从电路结构上来看，与现有技术中薄栅氧低压存储器件仅具有一个存储管相比，该改进后的薄栅氧低压存储器件具有多个并联的存储管，首先，该多个并联的存储管具有相对独立的击穿概率和击穿点分布位置概率，也即意味着对该多个存储管进行编程后，所有的存储管都出现编程失败的几率较小，能大大增加能检测到读电流的概率；进一步地，设置该多个存储管可以提高读电流，使OTP器件结构的读电流更容易被检测到。
[0034]此外，本发明提供的OTP存储结构使用了本发明提供的OTP器件结构作为存储单元和冗余存储单元，其中所述冗余存储单元用作应对所述存储单元编程失败的情况下进行后续编程，以保证在编程逻辑上OTP存储结构中的OTP存储单元能检测到读电流。
[0035]综上，本发明提供的OTP器件结构和OTP存储结构，均提升了芯片的产品良率。
【专利附图】
【附图说明】
[0036]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0037]图1是现有技术的OTP器件结构的剖视结构示意图；
[0038]图2是图1示出的OTP器件结构所对应的电路结构示意图；
[0039]图3是图1示出的OTP器件结构从栅高方向观察的正视图；
[0040]图4是根据本发明的OTP器件结构的一个【具体实施方式】从栅高方向观察的正视图；
[0041]图5是图4示出的OTP器件结构的电路结构示意图；
[0042]图6是根据本发明的OTP器件结构的另一个【具体实施方式】从栅高方向观察的正视图；
[0043]图7是图6示出的OTP器件结构的电路结构示意图；
[0044]图8是根据本发明的OTP器件结构的另一个【具体实施方式】从栅高方向观察的正视图；
[0045]图9是图8示出的OTP器件结构的电路结构示意图；
[0046]图10是根据本发明的另一 OTP器件结构的一个【具体实施方式】从栅高方向观察的正视图；
[0047]图11是图10示出的OTP器件结构的电路结构的示意图；
[0048]图12是图10示出的OTP器件结构的一个优选【具体实施方式】从栅高方向观察的正视图；
[0049]图13是根据本发明的OTP存储结构的结构示意图。
[0050]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】[0051]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0052]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。同样，附图中示出的剖视结构示意图中各部分并未严格按照实际尺寸来进行绘制，而仅是起示意性作用。
[0053]下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0054]请参考图4，图4是根据本发明的OTP器件结构的一个【具体实施方式】从栅高方向观察的正视图，该OTP器件结构包括:
[0055]衬底100 ；
[0056]形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件；
[0057]所述薄栅氧低压存储器件包括形成在所述衬底之中的有源区110，以及覆盖在所述有源区之上的薄栅氧化层和叉指型栅极，其中所述叉指型栅极包括多条栅极线121。
[0058]本领域技术人员应当理解，所述薄栅氧化层虽然未在图4中示出，但是该薄栅氧化层覆盖在有源区110上，并位于所述叉指型栅极和衬底100之间，即每一栅极线121与衬底100之间都设置所述薄栅氧化层。此外，图4所示出的OTP器件结构中，所述厚栅氧高压选择器件由衬底100、形成在所述衬底之中的有源区110、厚栅氧化层和栅极130构成，其中各部分的布置方式可参考现有技术，在此不再赘述。类似地，虽然图4中未示出所述厚栅氧化层，但本领域技术人员应当理解该厚栅氧化层覆盖在衬底100之上，并设置在栅极130与衬底100之间。
[0059]衬底100包括硅衬底(例如晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底201还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。在本实施例中，衬底100是硅衬底。典型地，衬底100的厚度可以是但不限于约几百微米，例如可以在400 μ m-800 μ m的厚度范围内。在可选的实施例中，衬底100中可以形成隔离区，例如STI隔离区，用于将本【具体实施方式】中提供的OTP器件结构与所述衬底100上其他器件隔离，所述隔离区的材料是绝缘材料，例如可以采用SiO2或Si3N4,而所述隔离区的宽度可以视半导体结构的设计需求决定。
[0060]所述有源区110可以通过离子注入的方法形成，所述离子注入的杂质类型与器件类型一致。即，如果器件为NM0S，则离子注入的杂质类型为N型；如果器件为PM0S，则离子注入的杂质类型为P型。[0061]所述薄栅氧化层和所述厚栅氧化层的材料可以是热氧化层，包括氧化硅或氮氧化硅，也可为高 K 介质，例如 Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、HfZr0、Al203、La203、Zr02、LaA10中的一种或其组合，所述薄栅氧化层和所述厚栅氧化层的厚度与所述OTP器件结构的设计需求有关，具体地，本具体实施例中提及的所述薄栅氧化层的厚度小于或等于5纳米，所述厚栅氧高压选择器件的厚栅氧化层的厚度大于或等于所述薄栅氧化层的厚度的1.5倍。
[0062]在本【具体实施方式】中，所述多条栅极线121在栅长方向上分离地平行排列，该多条栅极线121的一端短接在一起，每一栅极线121以短接点为起始沿栅宽方向向衬底的另一侧延伸。同时该多条栅极线121还与厚栅氧高压选择器件的栅极130平行并短接。优选地，每一栅极线121在栅长方向上的宽度范围是5nm至5 μ m,所述多条栅极线121中相邻的一对栅极线121之间在栅长方向上的距离的范围是5nm至5 μ m。栅极130的栅长大于或等于栅极线121在栅长方向上的宽度的1.5倍。
[0063]在可选的实施例中，所述栅极线121和/或栅极130的侧壁可形成围绕该栅极线121和/或栅极130的侧墙(图中未示出)，该侧墙用于将栅极121和/或栅极130隔离。所述侧墙可以由氮化硅、氧化硅、氮氧化硅、碳化硅和/或其他合适的材料形成，所述侧墙可以具有多层结构，其厚度范围例如大约是10nm-100nm。
[0064]图4示出的OTP器件结构中，每一栅极线121与其下方的薄栅氧化层、有源区110和衬底100形成一个独立的存储管结构，多个所述存储管结构组成所述薄栅氧低压存储器件，每一所述存储管的工作电压上限是3.3V。包括所述栅极130的厚栅氧高压选择器件的工作电压大于或等于该存储管的工作电压的1.5倍，根据具体工艺和电路的设计需求，可以具体确定所述厚栅氧高压选择器件中各部分的尺寸。
[0065]对图4示出的OTP器件结构进行编程，具体而言是对其包括的多个存储管进行编程，以击穿每一栅极线121下方的薄栅氧化层，通常栅极线121与有源区110的交叉处最容易产生击穿点，例如击穿点可能出现在图4中多个圆圈140所指出的区域。当然，每一所述存储管存在未被击穿的概率或击穿点出现在不理想位置的概率，对于每一所述存储管来说，击穿点是否满足要求的概率与其他所述存储管相对独立，不排除有一些所述存储管无法检测读电流的情况。请参考图5，图5是图4示出的OTP器件结构的电路结构示意图，与图4示出的结构一致，栅极130与多条栅极线121短接，多个所述存储管是并联结构。根据该电路结构，所述OTP器件结构执行编程后进行读操作，对于多个所述存储管组成的薄栅氧低压存储器件而言，只需其中有一个存储管能检测到读电流，所述薄栅氧低压存储器件就可以检测到读电流，若多个存储管都能检测到读电流，则此时读电流是该多个存储管的读电流之和。就概率角度而言，所述薄栅氧低压存储器件中所有所述存储管都出现击穿点不理想的情况概率较小，则相应地该薄栅氧低压存储器件能检测到读电流的概率较大，因此所述薄栅氧低压存储器件能够满足读操作的需求的概率相比现有技术更大，由此可以增加芯片的产品良率。
[0066]需要说明的是，图4示出的OTP器件结构的薄栅氧低压存储器件具有包括多条栅极线121的叉指型栅极，且图4中该叉指型栅极仅包括3条栅极线121，但不能以此限定本发明所提供的OTP器件结构的薄栅氧低压存储器件中所述叉指型栅极所包括的栅极线121的具体数量，通常所述叉指型栅极包括至少两条栅极线121。
[0067]本领域技术人员应当理解，OTP器件结构中的薄栅氧低压存储器件包括的并联的存储管数量越多，则该薄栅氧低压存储器件在读操作时能正常检测到读电流的概率也就越大，也即考虑增加薄栅氧低压存储器件的叉指型栅极与有源区100的交叉点以形成更多的所述存储管。基于该考虑，一方面，可以在半导体制造工艺条件允许的情况下设置更多的栅极线121，另一方面，受芯片面积限制和工艺条件限制，可以考虑对有源区110的形状进行改进以便于增加所述叉指型栅极与有源区110的交叉点。
[0068]请参考图6，图6是根据本发明的OTP器件结构的另一个【具体实施方式】从栅高方向观察的正视图，图6示出的OTP器件结构是在图4示出的【具体实施方式】的基础上对有源区110的形状进行改进，其包括的各部分可以参考前文中用于说明图4示出的【具体实施方式】中相关部分的描述，与图4示出的【具体实施方式】不同之处在于:图6示出的【具体实施方式】中，有源区110是叉指型有源区，该叉指型有源区包括多块长条区域，例如图6中的多块长条区域111，该多块长条区域111分离地平行排列。典型地，每一长条区域111沿栅长方向延伸，多块长条区域111在栅宽方向上分离地平行排列，并与栅极线121的延伸方向互相垂直。由于设置了该多块长条区域111，图6示出的OTP器件结构在不增加芯片面积的情况下，其包括的薄栅氧低压存储器件的叉指型栅极能与有源区110形成更多的存储管，具体而言是栅极线121可以分别和其覆盖的不同的长条区域111在不同的位置形成存储管，相应地，栅极线121与长条区域111构成的存储管在执行编程时击穿点容易出现在栅极121与长条区域111的交叉处，例如图6中多个圆圈141所指出的区域。请参考图7，图7是图6示出的OTP器件结构的电路结构示意图，所述OTP器件结构中的薄栅氧低压存储器件包括大量并联的存储管，所述薄栅氧低压存储器件能检测到读电流的概率较大。因此相对图4示出的【具体实施方式】来说，实施图6示出的【具体实施方式】能进一步提升产品良率。
[0069]需要指出的是，尽管图4和图6示出的【具体实施方式】中栅极线121设置为与栅极130平行，在更多实施例中可以设置栅极线121的延伸方向使其与栅极130的延伸方向呈一夹角，也能实现本发明的效果。
[0070]图4和图6示出的OTP器件结构仅示出了其包括的薄栅氧低压存储器件的叉指型栅极一种形状，为了实现本发明的目的，所述叉指型栅极还可以设置为其他形状。请参考图8，图8是根据本发明的OTP器件结构的另一个【具体实施方式】从栅高方向观察的正视图，与图4示出的【具体实施方式】的不同之处在于:图8示出的OTP器件结构中的薄栅氧低压存储器件的叉指型栅极包括多条栅极线122和主栅123，其中该多条栅极线122与所述主栅123连接并沿栅长方向延伸，优选地，主栅123与厚栅氧高压选择器件的栅极130平行，栅极线122的延伸方向与主栅123的延伸方向垂直，该多条栅极线在栅宽方向上分离地平行排列。典型地，所述栅极线122在栅宽方向上的宽度范围是5nm至5 μ m,所述多条栅极线122中相邻的一对栅极线122之间在栅宽方向上的距离的范围是5nm至5μπι。多条栅极线122通过主栅123短接在一起，每一栅极线122及其相关部分都有可能和有源区110构成存储管。在本【具体实施方式】提供的OTP器件结构中，其包括的衬底100、有源区110和栅极130等可以参考前文中相关部分的描述，在此不再赘述。
[0071]每一栅极线122与有源区110的交叉处容易形成击穿点，例如图8中示出的多个圆圈142所指出的区域。相应地请参考图9，图9是图8示出的OTP器件结构的电路结构示意图，该OTP器件结构的薄栅氧低压存储器件同样包括多个存储管，其工作原理可以参考对图4示出的电路结构的描述。[0072]进一步地，为了增加栅极线122与有源区110的交叉点以便于形成更多并联的存储管，可以改进有源区110的形状使该有源区110变为叉指型有源区，该叉指型有源区内多块长条区域，该多块长条区域分离地平行排列。所述多块长条区域的具体设置位置满足相比图8示出的有源区110能与栅极线122形成更多的交叉点即可。
[0073]另一方面，本发明还提供了另一种OTP器件结构，该OTP器件包括:
[0074]衬底100 ；
[0075]形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件；
[0076]所述薄栅氧低压存储器件包括形成在所述衬底之中的叉指型有源区110，以及覆盖在所述叉指型有源区Iio之上的薄栅氧化层和栅极120，其中所述叉指型有源区110内包括多块长条区域111，该多块长条区域111沿栅长方向延伸。
[0077]本领域技术人员应当理解，所述薄栅氧化层虽然未在图4中示出，但是该薄栅氧化层覆盖在叉指型有源区112上，并设置在所述栅极120和衬底100之间。此外，图4所示出的OTP器件结构中，所述厚栅氧高压选择器件由衬底100、形成在所述衬底之中的叉指型有源区112、厚栅氧化层和栅极130构成，其中各部分的布置方式可参考现有技术，在此不再赘述。类似地，虽然图4中未示出所述厚栅氧化层，但本领域技术人员应当理解该厚栅氧化层覆盖在衬底100之上，并设置在栅极130与衬底100之间。
[0078]衬底100包括硅衬底(例如晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底201还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。在本实施例中，衬底100是硅衬底。典型地，衬底100的厚度可以是但不限于约几百微米，例如可以在400 μ m-800 μ m的厚度范围内。在可选的实施例中，衬底100中可以形成隔离区，例如STI隔离区，用于将本【具体实施方式】中提供的OTP器件结构与所述衬底100上其他器件隔离，所述隔离区的材料是绝缘材料，例如可以采用SiO2或Si3N4,而所述隔离区的宽度可以视半导体结构的设计需求决定。
[0079]所述叉指型有源区112可以通过离子注入的方法形成，所述离子注入的杂质类型与器件类型一致。即，如果器件为NM0S，则离子注入的杂质类型为N型；如果器件为PM0S，则离子注入的杂质类型为P型。
[0080]所述薄栅氧化层和所述厚栅氧化层的材料可以是热氧化层，包括氧化硅或氮氧化硅，也可为高 K 介质，例如 Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、HfZr0、Al203、La203、Zr02、LaA10中的一种或其组合，所述薄栅氧化层和所述厚栅氧化层的厚度与所述OTP器件结构的设计需求有关，具体地，本具体实施例中提及的所述薄栅氧化层的厚度小于或等于5纳米，所述厚栅氧高压选择器件的厚栅氧化层的厚度大于或等于所述薄栅氧化层的厚度的1.5倍。
[0081]在本【具体实施方式】中，所述多块长条区域111在栅宽方向上分离地平行排列，优选地，长条区域111在栅宽方向上的宽度范围是5nm至5 μ m，多块长条区域111中相邻的一对长条区域111之间在栅宽方向上的距离的范围是5nm至5 μ m。栅极130的栅长大于或等于栅极线120在栅长方向上的宽度的1.5倍。
[0082]在可选的实施例中，所述栅极线121和/或栅极130的侧壁可形成围绕该栅极线120和/或栅极130的侧墙(图中未示出)，该侧墙用于将栅极120和/或栅极130隔离。所述侧墙可以由氮化硅、氧化硅、氮氧化硅、碳化硅和/或其他合适的材料形成，所述侧墙可以具有多层结构，其厚度范围例如大约是10nm-100nm。
[0083]图10示出的OTP器件结构中，栅极120与其下方的薄栅氧化层、长条区域111和衬底100形成一个独立的存储管结构，多个所述存储管结构组成所述薄栅氧低压存储器件，每一所述存储管的工作电压上限是3.3V。包括所述栅极130的厚栅氧高压选择器件的工作电压大于或等于该存储管的工作电压的1.5倍，根据具体工艺和电路的设计需求，可以具体确定所述厚栅氧高压选择器件中各部分的尺寸。
[0084]对图10示出的OTP器件结构进行编程，具体而言是对其包括的多个存储管进行编程，以击穿栅极120下方的薄栅氧化层，通常栅极线120与长条区域111的交叉处最容易产生击穿点，例如击穿点可能出现在图10中多个圆圈143所指出的区域。当然,每一所述存储管存在未被击穿的概率或击穿点出现在不理想位置的概率，对于每一所述存储管来说，击穿点是否满足要求的概率与其他所述存储管相对独立，不排除有一些所述存储管无法检测读电流的情况。请参考图11，图11是图10示出的OTP器件结构的电路结构示意图，与图10示出的结构一致，栅极120可以分别和不同的长条区域111在不同位置形成所述存储管，多个所述存储管是并联结构。根据该电路结构，所述OTP器件结构执行编程后进行读操作，对于多个所述存储管组成的薄栅氧低压存储器件而言，只需其中有一个存储管能检测到读电流，所述薄栅氧低压存储器件就可以检测到读电流，若多个存储管都能检测到读电流，则此时读电流是该多个存储管的读电流之和。就概率角度而言，所述薄栅氧低压存储器件中所有所述存储管都出现击穿点不理想的情况概率较小，则相应地该薄栅氧低压存储器件能检测到读电流的概率较大，因此所述薄栅氧低压存储器件能够满足读操作的需求的概率相比现有技术更大，由此可以增加芯片的产品良率。
[0085]需要说明的是，图10示出的OTP器件结构的薄栅氧低压存储器件具有包括多块长条区域111的叉指型有源区112，且图10中该叉指型有源区112仅包括3块长条区域111，但不能以此限定本发明所提供的OTP器件结构的薄栅氧低压存储器件中所述叉指型有源区内所包括的长条区域111的具体数量，通常所述叉指型有源区112包括至少两块长条区域 111。
[0086]优选地，考虑到增加栅极120和叉指型有源区110的交叉点以便于形成更多的所述存储管，可以将栅极120的形状改进为如图4或图6示出的叉指型栅极。请参考图12，图12是图10示出的OTP器件结构的一个优选【具体实施方式】从栅高方向观察的正视图，与图10示出的OTP相比，其不同之处在于:将栅极120改进为叉指型栅极，该叉指型栅极包括多条栅极线121，该多条栅极线121在栅长方向上分离地平行排列。栅极线121与长条区域111的交叉处最容易发生击穿，例如图12中多个圆圈144所指出的区域。图12示出的【具体实施方式】所提供的OTP器件结构的电路结构及其工作原理可以参考前文中针对图7的描述，在此不再赘述。
[0087]进一步地，请参考图13，图13是根据本发明的OTP存储结构的结构示意图，该OTP存储结构包括:
[0088]至少一个存储单元211;
[0089]与每一所述存储单元211对应的多个冗余存储单元221 ；
[0090]所述存储单元211和所述冗余存储单元221包括如前文中图4至图12任一项所提供的OTP器件结构；[0091]所述多个冗余存储单元221，用于在检测出所述存储单元211编程失败后对该多个冗余存储单元221顺序执行冗余编程，直至检测出当前的冗余存储单元221编程成功后停止所述冗余编程。
[0092]可选地，所述存储单元211设置在OTP存储阵列210中，所述多个冗余存储单元分别设置在不同的OTP冗余存储阵列220中。
[0093]优选地，图13示出的OTP存储结构中例如包括OTP存储阵列210，以及用于所述冗余编程的顺序排列的I号至η号OTP冗余存储阵列220，其中OTP存储阵列210与所述冗余存储阵列220的结构完全一致，存储单元211例如是该OTP存储阵列中的第m号单元，其对应的多个冗余存储单元221也分别是所述冗余存储单元221所归属的OTP冗余存储阵列中的第m号单元。在对存储单元211执行编程并检测所述编程失败后，下一步从所述η个OTP冗余存储阵列220中选择I号OTP冗余存储阵列220中的第m号冗余存储单元221对其执行所述冗余编程，并检测该冗余编程是否成功，若成功则停止所述冗余编程，若失败则继续从所述I号至η号OTP冗余存储阵列220中选择2号OTP冗余存储阵列220中的第m号冗余存储221对其执行冗余编程，以及重复检测该冗余编程是否成功的步骤，一旦检测到所述冗余编程成功则停止该冗余编程。该冗余编程的原理即是保证存储单元211至少有若干个可以作为备选编程对象的冗余存储单元221。
[0094]在对OTP存储阵列210中的存储单元211进行读操作时，读电流是存储单元211及其对应的多个已执行所述冗余编程的冗余存储单元221的读电流之和。在实际实施中，可以合理设置η的数值大小，以保证存储单元211可以检测到读电流的概率在可接受范围内即可。
[0095]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0096]本发明提供的OTP器件结构改进了其包括的薄栅氧低压存储器件的有源区形状和/或栅极形状，从电路结构上来看，与现有技术中薄栅氧低压存储器件仅具有一个存储管相比，该改进后的薄栅氧低压存储器件具有多个并联的存储管，首先，该多个并联的存储管具有相对独立的击穿概率和击穿点分布位置概率，也即意味着对该多个存储管进行编程后，所有的存储管都出现编程失败的几率较小，能大大增加能检测到读电流的概率；进一步地，设置该多个存储管可以提高读电流，使OTP器件结构的读电流更容易被检测到。
[0097]此外，本发明提供的OTP存储结构使用了本发明提供的OTP器件结构作为存储单元和冗余存储单元，其中所述冗余存储单元用作应对所述存储单元编程失败的情况下进行后续编程，以保证在编程逻辑上OTP存储结构中的OTP存储单元能检测到读电流。
[0098]综上，本发明提供的OTP器件结构和OTP存储结构，均提升了芯片的产品良率。
[0099]本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【权利要求】
1.一种OTP器件结构，该OTP器件结构包括: 衬底； 形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件； 所述薄栅氧低压存储器件包括形成在所述衬底之中的有源区，以及覆盖在所述有源区之上的薄栅氧化层和叉指型栅极，其中所述叉指型栅极包括多条栅极线。
2.根据权利要求1所述的OTP器件结构，其中: 所述叉指型栅极还包括主栅； 所述多条栅极线与所述主栅连接并沿栅长方向延伸。
3.根据权利要求2所述的OTP器件结构，其中: 所述多条栅极线在栅宽方向上分离地平行排列。
4.根据权利要求3所述的OTP器件结构，其中: 所述栅极线在栅宽方向上的宽度范围是5nm至5 μ m。
5.根据权利要求3所述的OTP器件结构，其中: 所述多条栅极线中相邻的一对栅极线之间在栅宽方向上的距离的范围是5nm至5 μ m。
6.根据权利要求1所述的OTP器件结构，其中: 所述多条栅极线在栅长 方向上分离地平行排列。
7.根据权利要求6所述的OTP器件结构，其中: 所述栅极线在栅长方向上的宽度范围是5nm至5 μ m。
8.根据权利要求6所述的OTP器件结构，其中: 所述多条栅极线中相邻的一对栅极线之间在栅长方向上的距离的范围是5nm至5 μ m。
9.根据权利要求1至8任一项所述的OTP器件结构，其中: 所述有源区是叉指型有源区，该叉指型有源区内包括多块长条区域，该多块长条区域分离地平行排列。
10.一种OTP器件结构，该OTP器件包括: 衬底； 形成在所述衬底上的薄栅氧低压存储器件和厚栅氧高压选择器件； 所述薄栅氧低压存储器件包括形成在所述衬底之中的叉指型有源区，以及覆盖在所述叉指型有源区之上的薄栅氧化层和栅极，其中所述叉指型有源区内包括多块长条区域，该多块长条区域沿栅长方向延伸。
11.根据权利要求10所述的OTP器件结构，其中: 所述多块长条区域在栅宽方向上分离地平行排列。
12.根据权利要求11所述的OTP器件结构，其中: 所述长条区域在栅宽方向上的宽度范围是5nm至5 μ m。
13.根据权利要求11所述的OTP器件结构，其中: 所述多块长条区域中相邻的一对长条区域之间在栅宽方向上的距离的范围是5nm至5 μ m0
14.根据权利要求10至13任一项所述的OTP器件结构，其中: 所述栅极是叉指型栅极，该叉指型栅极包括多条栅极线，该多条栅极线在栅长方向上分离地平行排列。
15.一种OTP存储结构，该OTP存储结构包括: 至少一个存储单元； 与每一所述存储单元对应的多个冗余存储单元； 所述存储单元和所述冗余存储单元包括如权利要求1至14任一项所述的OTP器件结构； 所述多个冗余存储单元，用于在检测出所述存储单元编程失败后对该多个冗余存储单元顺序执行冗余编程，直至检测出当前的冗余存储单元编程成功后停止所述冗余编程。
16.根据权利要求15所述的OTP存储结构，其中: 所述存储单元设置在OTP存储阵列中； 所述多个冗余存储 单元分别设置在不同的OTP冗余存储阵列中。
【文档编号】H01L29/423GK103745977SQ201410016428
【公开日】2014年4月23日 申请日期:2014年1月14日 优先权日:2014年1月14日
【发明者】王志刚, 李弦 申请人:创飞有限公司