针对薄膜沉积产生负载效应的消除方法
【专利摘要】本发明提供一种在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法，首先采用增加栅极侧墙的宽度方法进行离子注入，来降低短沟道效应；然后，减小栅极侧墙的宽度，再进行薄膜沉积工艺。减小栅极侧墙宽度的方法为：利用抗反射层保护住栅极和栅极侧墙的顶部，并利用图案化的抗反射层来定义栅极侧墙要减少的宽度，再采用干法刻蚀工艺刻蚀减薄栅极侧墙。很明显，由于栅极侧墙的宽度减少了，栅极之间的填充空间就增加了，从而进一步提升栅极之间的薄膜填充能力，避免了采用现有的在降低短沟道效应的方法之后进行薄膜沉积时出现的负载效应。
【专利说明】针对薄膜沉积产生负载效应的消除方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别涉及一种在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法。
【背景技术】
[0002]随着工艺尺寸不断缩小，特别是65nm及其以下，由于栅极自身及其侧墙的宽度进一步减小，源漏区的离子注入更加接近沟道(channel)，导致器件的短沟道效应非常明显。为了降低短沟道效应，现有的主流工艺是在形成栅极和栅极侧墙的半导体衬底上，通过调节源漏区的离子注入的剂量、注入能量、注入角度、或改变注入离子的种类等方式来解决短沟道效应问题。但是，由于离子注入对器件的影响非常大，所以通过离子注入来解决短沟道效应的工艺窗口非常小。
[0003]此外，还有一种解决短沟道效应问题的方法，是通过增加栅极侧墙的宽度来增大离子注入与channel之间的距离；请参阅图1_3，图1为形成栅极和栅极侧墙之后的衬底截面结构示意图，图2为增加侧墙宽度之后的衬底截面结构示意图，图3为在图2中的衬底上沉积薄膜之后的截面结构示意图，其中，I表示衬底，2表示栅极，3表示栅极侧墙，4表示所沉积的薄膜。
[0004]增加栅极侧墙宽度虽然能够增大离子注入和channel之间的距离，然而，由于栅极侧墙变宽，导致栅极与栅极之间的有效空间变小，从而在后续应力接近技术(SMT)或硅化金属阻止区(SAB)制程中导致薄膜填充的工艺窗口减小，进行薄膜沉积后出现负载效应。如图3所示，所沉积的薄膜4底部的厚度(虚线a和a’之间的厚度)远大于薄膜4顶部的厚度(虚线b和b’之间的厚度)，即出现负载效应；侧墙3之间的距离减小，很容易导致侧墙3之间的薄膜4无法完全沉积在衬底I的表面，从而造成薄膜填充能力下降。
[0005]因此，需要改进现有工艺，在沿用第二种方法降低短沟道效应的同时，增大栅极之间的空间和薄膜填充能力，避免后续所沉积的薄膜产生负载效应。
【发明内容】
[0006]为了克服上述问题，本发明目的是在降低短沟道效应后消除在薄膜沉积工艺中出现负载效应的方法，以期在解决短沟道效应问题的同时，增大栅极之间的填充空间，避免后续所沉积的薄膜产生负载效应。
[0007]本发明提供了一种在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法，其包括以下步骤:
[0008]步骤SOl:在半导体衬底上形成栅极和栅极侧墙；
[0009]步骤S02:增加所述栅极侧墙的宽度，并对所述半导体衬底进行源漏区离子注入；
[0010]步骤S03:在所述半导体衬底上覆盖一层抗反射层；
[0011]步骤S04:在所述抗反射层表面涂覆光刻胶，采用光刻工艺，图案化所述光刻胶，在所述光刻胶中形成所述栅极侧墙要减薄区域的图案；[0012]步骤S05:以图案化的所述光刻胶为模版，采用干法刻蚀工艺，图案化所述抗反射层，在所述抗反射层中形成所述栅极侧墙要减薄区域的图案；
[0013]步骤S06:以图案化的所述抗反射层为掩膜，经干法刻蚀工艺，减薄所述栅极侧m ;
[0014]步骤S07:在所述半导体衬底上沉积薄膜。
[0015]优选地，所述步骤S04中，在减薄所述栅极侧墙之后，采用等离子体干法刻蚀工艺去除剩余的所述光刻胶和/或所述抗反射层。
[0016]进一步地，所述等离子体干法刻蚀工艺中利用纯O2或SO2作为反应气体。
[0017]进一步地，所述等离子体干法刻蚀工艺所采用的反应压强为5-15mT0rr，上电极功率为500-1500瓦，下电极电压为零，气体流量为150-250sccm，反应时间为40-80秒。
[0018]优选地，所述步骤S05中，采用HBr和O2的混合气体作为反应气体。进一步地，所述步骤S05中，所述HBr与所述O2的流量比例为1:1至15:2。
[0019]优选地，所述步骤S05中，所采用的反应压强为5-10mTorr，所采用的上电极功率为300-500瓦，反应时间为10-80秒。
[0020]优选地，所述步骤S06中，采用氟系气体刻蚀所述栅极侧墙。进一步地，所述步骤S06中，所述氟系气体为CH2F2和CHF3的混合气体。更进一步地，所述步骤S06中，所述CH2F2与所述CHF3的流量比例为1:1至4:1。
[0021]优选地，所述步骤S06中，所采用的反应压强为20-40mTorr，所采用的上电极功率为500-800瓦，所采用的下电极电压为O，反应时间为10-40秒。
[0022]优选地，所述步骤S07中，所述薄膜为应力记忆技术或硅化物阻止区制程中形成的。
[0023]本发明的在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法，先采用增加栅极侧墙的宽度方法进行离子注入，来降低短沟道效应；然后，减小栅极侧墙的宽度，再进行薄膜沉积工艺。减小栅极侧墙宽度的方法:利用抗反射层保护住栅极和栅极侧墙的顶部，并利用图案化的抗反射层来定义栅极侧墙要减少的宽度，再采用干法刻蚀工艺刻蚀减薄栅极侧墙。很明显，由于栅极侧墙的宽度减少了，栅极之间的填充空间就增加了，从而进一步提升栅极之间的薄膜填充能力，避免采用现有方法进行薄膜沉积时出现的负载效应。
【专利附图】
【附图说明】
[0024]图1为形成栅极和栅极侧墙之后的衬底截面结构示意图
[0025]图2为增加侧墙宽度之后的衬底截面结构示意图
[0026]图3为在图2中的衬底上沉积薄膜之后的截面结构示意图
[0027]图4为本发明的一个较佳实施例的针对所沉积的薄膜产生的负载效应的消除方法的流程示意图
[0028]图5-11为本发明的上述较佳实施例的针对所沉积的薄膜产生的负载效应的消除方法的各个步骤所对应的截面结构示意图
【具体实施方式】
[0029]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0030]以下将结合具体实施例和附图4-11对本发明的在降低短沟道效应之后薄膜沉积过程中出现负载效应的消除方法作进一步详细说明。其中，图4为本发明的一个较佳实施例的针对所沉积的薄膜产生的负载效应的消除方法的流程示意图，图5-11为本发明的上述较佳实施例的针对所沉积的薄膜产生的负载效应的消除方法的各个步骤所对应的截面结构示意图。
[0031]请参阅图4，本实施例的在降低短沟道效应之后薄膜沉积过程中出现负载效应的消除方法，具体包括以下步骤:
[0032]步骤SOl:请参阅图5，在半导体衬底101上形成栅极102和栅极侧墙103 ；
[0033]这里，可以采用现有的常规工艺来形成栅极102和栅极侧墙103，还可以但不限于包括硅化物的形成等工艺来形成本发明的半导体衬底101。
[0034]本实施例中，半导体衬底101可以但不限于为娃衬底,半导体衬底101的表面具有一层氧化膜，其成分可以为热氧化生成的氧化硅材料，栅极102和栅极侧墙103位于该氧化膜的表面上，本发明对此不再赘述。栅极侧墙103的材料可以为氮化硅、氧化硅等，较佳的，本实施例中，采用氮化硅作为栅极侧墙103的材料。
[0035]步骤S02:请参阅图6，增加栅极侧墙103的宽度，并对半导体衬底101进行源漏区离子注入；
[0036]这里，增加栅极侧墙103宽度，从而形成栅极侧墙103”，增加栅极侧墙103宽度的方法可以采用现有的工艺来完成，本发明对此不再作详细描述；众所周知，在栅极侧墙103宽度增加后，进行源漏区的离子注入，可以增加离子注入区域与沟道的距离，从而降低短沟道效应，这是本领域的技术人员可以知晓的，本发明对此不再赘述。
[0037]步骤S03:请参阅图7，在半导体衬底101上覆盖一层抗反射层104 ；
[0038]具体的，可以采用机械法在半导体衬底101上涂覆一层抗反射层104，较佳的，抗反射层104可以为底部抗反射层，比如可以为有机抗反射层，这是由于在后续的工艺中，要在抗反射层上涂覆光刻胶进行光刻工艺，底部抗反射层可以有效减小在光刻胶曝光过程中光刻胶底部对光线的反射，提高曝光质量。这里，抗反射层104包裹住栅极102和栅极侧墙103”，不仅可以保护栅极102和侧墙103”顶部在后续的减薄刻蚀过程中不受到刻蚀损伤，还可以确保半导体衬底101表面的平坦，提高后续光刻和刻蚀工艺的精度。较佳的，在本实施例中，在涂覆过程中，确保所覆盖的抗反射层104的顶部趋于平坦。
[0039]步骤S04:请参阅图8，在抗反射层104表面涂覆光刻胶105，采用光刻工艺，图案化光刻胶105，在光刻胶105中形成栅极侧墙103”要减薄区域的图案；
[0040]这里，可以根据实际工艺要求来选择合适的光刻版，对光刻胶105进行曝光，在光刻胶105中形成曝光后的图案，光刻版中关键尺寸的大小可以尽量增大，从而使得光刻后的光刻胶105的宽度较大，足以遮挡住侧墙103”顶部，这样使得后续的图案化后的抗反射层104能够遮挡住侧墙103”的顶部区域，使其不会受到后续减薄工艺的损伤。
[0041]步骤S05:请参阅图9，以图案化的光刻胶105为模版，采用干法刻蚀工艺，图案化抗反射层104，在抗反射层104中形成栅极侧墙103”要减薄区域的图案；
[0042]这里，可以但不限于采用等离子体干法刻蚀工艺，以上述图案化的光刻胶105为掩膜，刻蚀抗反射层104，从而暴露出栅极侧墙103”要减薄的区域。当然，图案化后的抗反射层104的具体宽度则可以根据实际工艺要求来设定，比如，图案化后的抗反射层也可以覆盖住栅极侧墙103”顶部的一部分，如图7中左边的栅极两边的虚线a与a’之间的宽度；也可以将栅极侧墙顶部全部覆盖住，如图7中右边的栅极两边的虚线b与b’之间的宽度；也可以将栅极侧墙103”恢复到增加宽度之前的栅极侧墙103的宽度等。本实施例中，采用将栅极侧墙103”的宽度恢复到栅极侧墙103的宽度作为覆盖在栅极侧墙103”顶部的图案化后的抗反射层104宽度。
[0043]需要说明的是，本发明中，对于刻蚀过程中所采用的工艺参数可以根据实际工艺要求来设定。较佳的，在本实施例中，所采用的压强为5-10mTorr，所采用的上电极功率为300-500瓦，反应时间为10-80秒，与此相配合的下电极电压可以但不限于为100V。在刻蚀过程中，可以采用HBr和O2的混合气体作为刻蚀气体，HBr与O2的流量比例为1:1至15:2，较佳的比例为4:1。本实施例中，HBr的流量为10-30sccm，O2的流量为4-10sccm。
[0044]步骤S06:请参阅图10，以图案化的抗反射层104为掩膜，经干法刻蚀工艺，减薄栅极侧墙103” ；
[0045]具体的，在本实施例中的本步骤中，所说的干法刻蚀工艺可以但不限于为采用现有的SPT工艺进行栅极侧墙103”的减薄，从而得到减薄的栅极侧墙103’。由于本领域的普通技术人员可以知晓现有的栅极侧墙减薄工艺即SPT工艺的具体工艺过程，本发明对此不再赘述。如前所述，正是由于有抗反射膜覆盖在栅极102和栅极侧墙103”顶部，刻蚀气体不能够接触到栅极102和栅极侧墙103”顶部，从而避免了栅极侧墙103”顶部受到刻蚀损伤。同时，由于栅极侧墙103”顶部受到保护，可以不考虑栅极侧墙103”顶部的影响，自由控制侧墙水平方向的刻蚀过程，提升了栅极侧墙103”的减薄的效果。
[0046]需要说明的是，本发明中，对于刻蚀过程中所采用的工艺参数可以根据实际工艺要求来设定。在本实施例中，所采用的压强为20-40mTorr，所采用的上电极功率为500-800瓦，反应时间为10-40秒，所采用的下电极电压为O。在刻蚀过程中，所采用的刻蚀气体可以为氟系气体，本实施例中，采用的氟系气体为CH2F2和CHF3的混合气体。CH2F2与CHF3的流量比例为1:1至4:1，较佳比例为2:1。在本实施例中，CH2F2的流量为60-120sccm, CHF3的流量为 30_60sccm。
[0047]在本实施例中，在减薄所述栅极侧墙103”之后，还包括:采用等离子体干法刻蚀工艺去除剩余的光刻胶105和/或抗反射层104。这是由于实际工艺要求不同，在形成减薄的栅极侧墙103’之后，可能有光刻胶105和抗反射层104的残留，或只有抗反射层104的残留，因此，需要将其去除，以确保后续薄膜沉积工艺的质量。所采用的反应气体可以但不限于为纯O2或SO2等，本实施例中，采用纯O2作为反应气体，但这不用于限制本发明的范围。需要说明的是，去除光刻胶105和/或抗反射层104的干法刻蚀工艺过程的具体工艺参数可以根据实际工艺要求来设定，本实施例中，较佳的，所采用的反应压强为5-15mT0rr，上电极功率为500-1500瓦，下电极电压为零，气体流量为150-250sccm，反应时间为40-80秒。当然，去除的方法还可以为湿法腐蚀，湿法腐蚀所采用的具体工艺条件可以根据实际工艺要求来设定，本发明在此不作限制。
[0048]步骤S07:请参阅图11，在半导体衬底101上沉积薄膜106。
[0049]具体的，在形成减薄的栅极侧墙103’之后，进行SMT或SAB制程，在SMT或SAB制程中沉积薄膜106，如图11中所示，薄膜106顶部的厚度与薄膜106底部的厚度近似相同，巧妙地消除了现有的在降低短沟道效应之后在薄膜沉积过程中出现的负载效应。
[0050]综上所述，本发明的在降低短沟道效应后在薄膜沉积工艺中出现负载效应的消除方法，先采用增加栅极侧墙的宽度方法进行离子注入，来降低短沟道效应；然后，减小栅极侧墙的宽度，再进行薄膜沉积工艺。减小栅极侧墙宽度的方法:利用抗反射层保护住栅极和栅极侧墙的顶部，并利用图案化的抗反射层来定义栅极侧墙要减少的宽度，再采用干法刻蚀工艺刻蚀减薄栅极侧墙。很明显，由于栅极侧墙的宽度减少了，栅极之间的填充空间就增加了，从而进一步提升栅极之间的薄膜填充能力，避免采用现有方法进行薄膜沉积时出现的负载效应。
[0051]虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
【权利要求】
1.一种在降低短沟道效应后所沉积的薄膜产生负载效应的消除方法，其特征在于，包括以下步骤: 步骤SOl:在半导体衬底上形成栅极和栅极侧墙； 步骤S02:增加所述栅极侧墙的宽度，并对所述半导体衬底进行源漏区离子注入； 步骤S03:在所述半导体衬底上覆盖一层抗反射层； 步骤S04:在所述抗反射层表面涂覆光刻胶，采用光刻工艺，图案化所述光刻胶，在所述光刻胶中形成所述栅极侧墙要减薄区域的图案； 步骤S05:以图案化的所述光刻胶为模版，采用干法刻蚀工艺，图案化所述抗反射层，在所述抗反射层中形成所述栅极侧墙要减薄区域的图案； 步骤S06:以图案化的所述抗反射层为掩膜，经干法刻蚀工艺，减薄所述栅极侧墙； 步骤S07:在所述半导体衬底上沉积薄膜。
2.根据权利要求1所述的方法，其特征在于，所述步骤S04中，在减薄所述栅极侧墙之后，采用等离子体干法刻蚀工艺去除剩余的所述光刻胶和/或所述抗反射层。
3.根据权利要求2所述的方法，其特征在于，所述等离子体干法刻蚀工艺中利用纯O2或SO2作为反应气体。
4.根据权利要求2所述的方法，其特征在于，所述等离子体干法刻蚀工艺所采用的反应压强为5-15mTorr，上电极功率为500-1500瓦，下电极电压为零，气体流量为150-250sccm,反应时间为40-80秒。
5.根据权利要求1所述的方法，其特征在于，所述步骤S05中，采用HBr和O2的混合气体作为反应气体。
6.根据权利要求5所述的方法，其特征在于，所述步骤S05中，所述HBr与所述O2的流量比例为1:1至15:2。
7.根据权利要求1所述的方法，其特征在于，所述步骤S05中，所采用的反应压强为5-10mTorr，所采用的上电极功率为300-500瓦，反应时间为10-80秒。
8.根据权利要求1所述的方法，其特征在于，所述步骤S06中，采用氟系气体刻蚀所述栅极侧墙。
9.根据权利要求8所述的方法，其特征在于，所述步骤S06中，所述氟系气体为CH2F2和CHF3的混合气体。
10.根据权利要求9所述的方法，其特征在于，所述步骤S06中，所述CH2F2与所述CHF3的流量比例为1:1至4:1。
11.根据权利要求1所述的栅极侧墙减薄工艺，其特征在于，所述步骤S06中，所采用的反应压强为20-40mTorr，所采用的上电极功率为500-800瓦，所采用的下电极电压为0，反应时间为10-40秒。
12.根据权利要求1所述的方法，其特征在于，所述步骤S07中，所述薄膜为应力记忆技术或硅化物阻止区制程中形成的。
【文档编号】H01L21/336GK103943462SQ201410174773
【公开日】2014年7月23日 申请日期:2014年4月28日 优先权日:2014年4月28日
【发明者】崇二敏, 黄君, 毛志彪 申请人:上海华力微电子有限公司