阵列基板及其制备方法、显示器件的制作方法
【专利摘要】本发明公开一种阵列基板及其制备方法，涉及液晶显示技术领域，以提高液晶显示面板的透过率。所述阵列基板包括承载基底，在所述承载基底上形成有空间垂直交叉的栅线和数据线，所述栅线和数据线限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，其中，所述源、漏电极和所述像素电极之间形成有绝缘层，所述绝缘层中设有凹陷部和凸起部，所述凹陷部中设有像素电极和公共电极中的一个，所述凸起部上设有像素电极和公共电极中的另一个，所述像素电极和公共电极的上方设有平坦化层。本发明提供的阵列基板用于制备液晶显示器。
【专利说明】
阵列基板及其制备方法、显示器件
技术领域
[0001] 本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制备方法、显示器件。
【背景技术】
[0002] 随着薄膜场效应晶体管液晶显示(TFT-IXD Display)技术的发展和工业技术的进 步，液晶显示器件生产成本降低、制造工艺日益完善，TFT-IXD已经取代了阴极射线管显示 成为平板显示领域的主流技术。且由于其本身所具有的优点，在市场和消费者心中成为理 想的显示器件。
[0003] 目前市场上各种模式、各种尺寸的液晶显示屏已十分普及，现存的几种主流模式 中，ADS模式(ADvanced Super Dimension Switch，高级超维场转换技术，利用处于同一平 面内的电极产生的横向电场使液晶产生偏转来实现图像显示的模式）由于其开口率高，色 偏小等优点，已成为了目如尚精尖显不领域的主流技术，故而解决其技术缺点，如提尚其 PPK液晶显示屏像素密度）、开口率等日益重要。
[0004] 如图1所示，是现有技术中的一种阵列基板。图1为该阵列基板的截面示意图，但未 剖切至阵列基板的薄膜晶体管。参考图1，该基板通过以下步骤制成：（1)在承载基底101上 形成栅线和栅极，同时形成公共电极102; (2)形成栅绝缘层103; (3)形成有源层和源、漏电 极；（4)形成钝化层105和钝化层过孔；（6)形成像素电极106。
[0005] 由图1的结构可以看出，所制得的阵列基板的表面凹凸不平，使得对盒后阵列基板 到彩膜基板的间隔（cell gap)不统一，降低了液晶的效率，这导致液晶显示面板的透过率 较低。
【发明内容】
[0006] 本发明的目的在于提供一种阵列基板及其制备方法、显示器件，用于提高液晶显 示面板的透过率。
[0007] 为了实现上述目的，本发明提供如下技术方案：
[0008] 本发明的第一方面提供一种阵列基板，包括承载基底，在所述承载基底上形成有 空间垂直交叉的栅线和数据线，所述栅线和数据线限定出像素区域，所述像素区域内设有 薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、 漏极与所述像素电极连接，其中，所述源、漏电极和所述像素电极之间形成有绝缘层，所述 绝缘层中设有凹陷部和凸起部，所述凹陷部中设有像素电极和公共电极中的一个，所述凸 起部上设有像素电极和公共电极中的另一个，所述像素电极和公共电极的上方设有平坦化 层。
[0009] 具体而言，所述绝缘层为由树脂材料制成的树脂层。
[0010] 在上述阵列基板中，所述像素电极和所述公共电极位于同一层，且通过同一次构 图工艺形成。
[0011] 在设置位置上，所述像素电极位于所述凹陷部中，所述公共电极位于所述凸起部 上。
[0012] 此外，所述平坦化层上还设有彩色光阻和黑矩阵，使所述阵列基板形成C0A(C〇l 〇r Filter on Array，将彩色滤光器和阵列基板集成在一起)结构，简化加工过程，降低生产成 本，提尚广品质量。
[0013] 基于上述阵列基板的技术方案，本发明的第二方面提供一种阵列基板的制备方 法，包括：
[0014] 步骤1、在承载基底上形成栅线和栅极、栅绝缘层、有源层、数据线和源、漏极；
[0015] 步骤2、在形成有栅线和栅极、栅绝缘层、有源层、数据线和源、漏极的所述承载基 底上沉积树脂层薄膜，通过半曝光掩膜板进行构图工艺，形成树脂层过孔、凹陷部和凸起 部；
[0016] 步骤3、在形成有树脂层过孔、凹陷部和凸起部的所述承载基底上形成像素电极和 公共电极；
[0017] 步骤4、在形成有像素电极和公共电极的所述承载基底上形成平坦化层。
[0018] 具体而言，所述步骤2中通过半曝光掩膜板进行构图工艺包括：
[0019] 步骤21、在沉积有树脂层薄膜的承载基底上涂覆光刻胶；
[0020] 步骤22、通过半曝光掩膜板进行曝光，所述树脂层过孔的位置全曝光、所述凹陷部 的位置半曝光、所述凸起部的位置不曝光；
[0021] 步骤23、首先在所述全曝光区域刻蚀形成树脂层过孔，之后进行光刻胶灰化并在 所述半曝光区域刻蚀形成所述凹陷部，最后剥离所述不曝光区域的光刻胶以形成所述凸起 部。
[0022] 其中，所制得的树脂层过孔包括所述阵列极板的显示区域中连接像素电极和薄膜 晶体管漏极的过孔、以及所述阵列基板的外围区域中的转接过孔。
[0023] 进一步地，在上述制备方法的技术方案中，所述步骤3包括：
[0024] 步骤31、在形成有树脂层过孔、凹陷部和凸起部的所述承载基底上沉积像素电极 薄膜；
[0025] 步骤32、对所述像素电极薄膜进行一次构图工艺，同时形成像素电极和公共电极。
[0026] 并且，在所述步骤4之后，所述方法还包括：
[0027] 步骤5、在形成有平坦化层的所述承载基底上形成彩色光阻和黑矩阵。
[0028]基于上述阵列基板的技术方案，本发明的第三方面提供一种显示器件，包括上述 技术方案中任一项所述的阵列基板。
[0029]本发明提供的阵列基板及其制备方法、显示器件中，首先，在绝缘层中制作凹陷部 和凸起部，使绝缘层形成高度不同的图案，并将像素电极和公共电极设置在不同的高度上， 这样像素电极和公共电极上的电场会有较多的水平分量，相比于现有技术的IPS结构(像素 电极和公共电极高度相同的结构），会提升液晶的效率;其次，通过平坦化层可以对像素电 极和公共电极的高度差进行填平，使对盒后阵列基板到彩膜基板的间隔（cell gap)统一， 避免由于cel 1 gap不均匀而导致的液晶效率下降，从而保证了液晶效率整体上较高，进而 实现提高透过率的目的。
【附图说明】
[0030]此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中： [0031 ]图1为现有技术中阵列基板的截面结构示意图；
[0032] 图2为本发明实施例提供的阵列基板的截面结构示意图；
[0033] 图3为本发明实施例提供的阵列基板制备方法的示意图。
[0034]附图标记：
[0035] 101-承载基底 102-公共电极
[0036] 103-栅绝缘层 105-钝化层
[0037] 106-像素电极
[0038] 201-承载基底 203-栅绝缘层
[0039] 204-数据线 205-绝缘层、树脂层
[0040] 206-像素电极 207-平坦化层
[0041 ] 208-公共电极
【具体实施方式】
[0042]为便于理解，下面结合说明书附图，对本发明实施例提供的阵列基板及其制备方 法、显示器件进行详细描述。
[0043]图2为本发明实施例提供的一种阵列基板的截面示意图，由于本发明的重点不在 薄膜晶体管部分，因此图2未显示薄膜晶体管的细节结构。请参阅图2,本发明实施例提供的 阵列基板包括承载基底201，在承载基底201上形成有空间垂直交叉的栅线和数据线204,所 述栅线和数据线204限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极206,所 述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线204连接、漏极与所述像素电极 206连接，其中，所述源、漏电极和所述像素电极206之间形成有绝缘层205,所述绝缘层205 中设有凹陷部和凸起部，所述凹陷部中设有像素电极206和公共电极208中的一个，所述凸 起部上设有像素电极206和公共电极208中的另一个，所述像素电极206和公共电极208的上 方设有平坦化层207。
[0044]在图2所示的实施例中，栅线和栅极层与数据线204之间还设有栅绝缘层203,源、 漏电极和像素电极206之间设置的绝缘层205可以作为钝化层。
[0045] 因此，在图2所示的实施例中，首先，在绝缘层205中制作凹陷部和凸起部，使绝缘 层205形成高度不同的图案，并将像素电极206和公共电极208设置在不同的高度上，这样像 素电极206和公共电极208上的电场会有较多的水平分量，相比于现有技术的IPS结构(像素 电极和公共电极高度相同的结构），会提升液晶的效率;其次，通过平坦化层207可以对像素 电极206和公共电极208的高度差进行填平，使对盒后阵列基板到彩膜基板的间隔（cell gap)统一，避免由于cel 1 gap不均匀而导致的液晶效率下降，从而保证了液晶效率整体上 较高，进而实现提高透过率的目的。
[0046] 具体而言，所述绝缘层205可以为由树脂材料制成的树脂层。并且，所述平坦化层 207也可以由树脂材料制成。其中，在由树脂材料制成的树脂层中，由于树脂的介电常数较 低，因此可以在没有大幅度提高面板负载的前提下，使得能够在数据线上面覆盖遮挡层和 栅线上面覆盖遮挡层(现有技术中制作遮挡层后增加面板负载，甚至使得面板在驱动电压 下无法点亮），遮挡层能够避免数据线和栅线由于电压的存在导致的漏光问题，因此使得减 小栅线上的黑矩阵宽度和数据线上的黑矩阵宽度成为可能(现有技术中由于漏光和对位边 界的存在，与栅线和数据线对应的黑矩阵宽度通常较大），进而可实现开口率的提升。开口 率的提升又进一步提高了液晶显示面板的透过率。
[0047]并且，在图2所示的阵列基板中，所述像素电极206和所述公共电极208位于同一 层，且通过同一次构图工艺形成。这样，像素电极206和公共电极208可以采用同一张 mask (掩膜板)设计，进而有效避免工艺过程中两层mask引起的对位偏移问题，同时将两张 mask 减少为一张 mask，可以大幅度有效提升产能。
[0048]在设置位置上，所述像素电极206可以位于所述凹陷部中，所述公共电极208可以 位于所述凸起部上。当然，也可以不这样设置，但这样设置的好处是公共电极208可以作为 数据线或源漏电极的屏蔽电极，将公共电极设置在所述凸起部上，可以增大公共电极208与 数据线或源漏电极之间的垂直高度，这样在公共电极208和数据线（或源漏电极）间形成的 屏蔽电容可以小一些，避免该屏蔽电容对薄膜晶体管的性能造成不良影响。
[0049] 此外，作为对上述实施例的一种改进，所述平坦化层207上还设有彩色光阻和黑矩 阵，使所述阵列基板形成C0A结构，简化加工过程，降低生产成本，提高产品质量。同时也说 明，本发明阵列基板的结构同样适用于C0A技术下的阵列基板，使用范围较广。并且，在C0A 结构下应用此实施例的阵列基板时，由于像素电极206和公共电极208通过同一次构图工艺 形成，可以将现有技术中ADS模式下的lOmask工艺减少为8mask，可以实现产能的进一步提 升。
[0050] 综合而言，上述实施例提供的阵列基板与现有技术中的阵列基板相比，在液晶效 率等各方面均有改善，下述表格中列举了在模拟情况下阵列基板一些重要指标的对比结 果。从下述表格可以看出，假设普通ADS模式的液晶效率和开口率都为100%，与普通ADS模 式相比较，则本申请的显示模式中液晶效率会提升7%、开口率会提升9%、掩膜板的使用数 量能减少一个。
[0052]在上述阵列基板的基础上，本发明实施例还提供了一种阵列基板的制备方法，如 图3所示，所述制备方法包括：
[0053]步骤1、在承载基底上形成栅线和栅极、栅绝缘层、有源层、数据线和源、漏极;该步 骤1的具体实现方式与行业内通常的做法相同，具体可以包括：
[0054]首先，在承载基底201上沉积栅金属层，通过构图工艺形成栅线和栅极，所述栅线 和栅极相连；
[0055]其次，在形成有所述栅线和栅极的承载基底201上沉积栅绝缘层薄膜，形成栅绝缘 层 203;
[0056]最后，在形成有所述栅绝缘层203的承载基底201上沉积有源层薄膜和数据金属层 薄膜，通过构图工艺形成有源层、数据线204、源极和漏极，且所述数据线204和源极相连。
[0057]步骤2、在形成有栅线和栅极、栅绝缘层、有源层、数据线和源、漏极的所述承载基 底上沉积树脂层薄膜，通过半曝光掩膜板进行构图工艺，形成树脂层过孔、凹陷部和凸起 部;具体地，所述步骤2中通过半曝光掩膜板进行构图工艺包括：
[0058]步骤21、在沉积有树脂层薄膜的承载基底201上涂覆光刻胶；
[0059] 步骤22、通过半曝光掩膜板进行曝光，所述树脂层过孔的位置全曝光、所述凹陷部 的位置半曝光、所述凸起部的位置不曝光；
[0060] 步骤23、首先在所述全曝光区域刻蚀形成树脂层过孔，之后进行光刻胶灰化并在 所述半曝光区域刻蚀形成所述凹陷部，最后剥离所述不曝光区域的光刻胶以形成所述凸起 部。
[0061] 其中，所制得的树脂层过孔包括所述阵列极板的显示区域中连接像素电极和薄膜 晶体管漏极的过孔、以及所述阵列基板的外围区域中的转接过孔。
[0062] 步骤3、在形成有树脂层过孔、凹陷部和凸起部的所述承载基底上形成像素电极和 公共电极;所述步骤3包括：
[0063] 步骤31、在形成有树脂层过孔、凹陷部和凸起部的所述承载基底201上沉积像素电 极薄膜；
[0064] 步骤32、对所述像素电极薄膜进行一次构图工艺，同时形成像素电极206和公共电 极 208。
[0065] 步骤4、在形成有像素电极和公共电极的所述承载基底上形成平坦化层。
[0066] 通过上述4个步骤，可以制得图2所示的阵列基板结构。
[0067] 此外，在所述步骤4之后，所述方法还可以包括：
[0068] 步骤5、在形成有平坦化层的所述承载基底上形成彩色光阻和黑矩阵。
[0069] 通过步骤5,可以获得C0A结构下的阵列基板。
[0070] 基于上述阵列基板的实施例，本发明还提供了一种显示器件，包括上述实施例中 的阵列基板。
[0071] 在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多 个实施例或示例中以合适的方式结合。
[0072] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1. 一种阵列基板，包括承载基底，在所述承载基底上形成有空间垂直交叉的栅线和数 据线，所述栅线和数据线限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极，所 述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接， 其特征在于，所述源、漏电极和所述像素电极之间形成有绝缘层，所述绝缘层中设有凹陷部 和凸起部，所述凹陷部中设有像素电极和公共电极中的一个，所述凸起部上设有像素电极 和公共电极中的另一个，所述像素电极和公共电极的上方设有平坦化层。2. 根据权利要求1所述的阵列基板，其特征在于，所述绝缘层为由树脂材料制成的树脂 层。3. 根据权利要求1所述的阵列基板，其特征在于，所述像素电极和所述公共电极位于同 一层，且通过同一次构图工艺形成。4. 根据权利要求1-3任一项所述的阵列基板，其特征在于，所述像素电极位于所述凹陷 部中，所述公共电极位于所述凸起部上。5. 根据权利要求1-3任一项所述的阵列基板，其特征在于，所述平坦化层上还设有彩色 光阻和黑矩阵。6. -种阵列基板的制备方法，其特征在于，包括： 步骤1、在承载基底上形成栅线和栅极、栅绝缘层、有源层、数据线和源、漏极； 步骤2、在形成有栅线和栅极、栅绝缘层、有源层、数据线和源、漏极的所述承载基底上 沉积树脂层薄膜，通过半曝光掩膜板进行构图工艺，形成树脂层过孔、凹陷部和凸起部； 步骤3、在形成有树脂层过孔、凹陷部和凸起部的所述承载基底上形成像素电极和公共 电极； 步骤4、在形成有像素电极和公共电极的所述承载基底上形成平坦化层。7. 根据权利要求6所述的阵列基板的制备方法，其特征在于，所述步骤2中通过半曝光 掩膜板进行构图工艺包括： 步骤21、在沉积有树脂层薄膜的承载基底上涂覆光刻胶； 步骤22、通过半曝光掩膜板进行曝光，所述树脂层过孔的位置全曝光、所述凹陷部的位 置半曝光、所述凸起部的位置不曝光； 步骤23、首先在所述全曝光区域刻蚀形成树脂层过孔，之后进行光刻胶灰化并在所述 半曝光区域刻蚀形成所述凹陷部，最后剥离所述不曝光区域的光刻胶以形成所述凸起部。8. 根据权利要求7所述的阵列基板的制备方法，其特征在于，所述树脂层过孔包括所述 阵列极板的显示区域中连接像素电极和薄膜晶体管漏极的过孔、以及所述阵列基板的外围 区域中的转接过孔。9. 根据权利要求6-8任一项所述的阵列基板的制备方法，其特征在于，所述步骤3包括： 步骤31、在形成有树脂层过孔、凹陷部和凸起部的所述承载基底上沉积像素电极薄膜； 步骤32、对所述像素电极薄膜进行一次构图工艺，同时形成像素电极和公共电极。10. 根据权利要求6-8任一项所述的阵列基板的制备方法，其特征在于，在所述步骤4之 后，所述方法还包括： 步骤5、在形成有平坦化层的所述承载基底上形成彩色光阻和黑矩阵。11. 一种显示器件，包括如权利要求1-5任一项所述的阵列基板。
【文档编号】G02F1/1362GK106024808SQ201610405493
【公开日】2016年10月12日
【申请日】2016年6月8日
【发明人】田允允, 崔贤植, 肖丽, 张玉婷
【申请人】京东方科技集团股份有限公司