半导体装置、半导体装置的制造方法与流程

本发明涉及一种具有例如电极所使用的金属层的半导体装置和该半导体装置的制造方法。

背景技术：

在专利文献1公开了在绝缘膜的侧壁通过湿法处理而形成阻挡层、晶种层以及配线层的技术。

专利文献1：日本特开2006-16684号公报

技术实现要素：

有时在由GaAs形成的半导体衬底与由Cu、Ag、或者Au形成的金属层之间设置阻挡层。阻挡层是为了防止金属层的材料向半导体衬底扩散而设置的。作为阻挡层的材料，想到TiW、W、Ta、TaN、Ti、TiN、Co、Pd、或者Ru。在将这些材料之中除了Pd以外的材料作为阻挡层的情况下，由于阻挡层与GaAs的反应性低，因此阻挡层与半导体衬底的密接性不充分。

另外，在将Pd作为阻挡层的情况下，由于阻挡层与GaAs的反应性高，因此阻挡层与半导体衬底容易形成合金。由于形成该合金，从而阻挡层不再作为阻挡层起作用，存在金属层的材料向半导体衬底扩散的问题。

本发明就是为了解决上述课题而提出的，其目的在于提供一种能够防止金属层的材料向半导体衬底扩散、且半导体衬底与其上层之间的密接性高的半导体装置和该半导体装置的制造方法。

本发明涉及的半导体装置的特征在于，具有：半导体衬底，其由GaAs形成；密接层，其在该半导体衬底之上由Pd或者包含Pd的合金而形成；阻挡层，其在该密接层之上由Co或者包含Co的合金而形成；以及金属层，其在该阻挡层之上由Cu、Ag、或者Au而形成。

本发明涉及的半导体装置的制造方法的特征在于，具有下述工序：在由GaAs形成的半导体衬底之上利用Pd或者包含Pd的合金而形成密接层的工序；在该密接层之上由Co或者包含Co的合金而形成阻挡层的工序；以及热处理工序，使该半导体衬底、该密接层以及该阻挡层升温至25℃～250℃，在该密接层形成Pd-Ga-As，在该密接层与该阻挡层之间形成包含Co和Pd的合金层。

本发明涉及的其他半导体装置的制造方法的特征在于，具有下述工序：在由GaAs形成的半导体衬底之上利用Pd或者包含Pd的合金而形成密接层的工序；对该半导体衬底实施无电解镀敷，在该密接层之上由Co-P或者Co-W-P而形成阻挡层的工序；以及在该阻挡层之上由Cu、Ag、或者Au而形成金属层的工序。

发明的效果

根据本发明，在金属层与由GaAs形成的半导体衬底之间，设置由Pd或者包含Pd的合金形成且与半导体衬底接触的密接层、由Co或者包含Co的合金形成的阻挡层，因此能够防止金属层的材料向半导体衬底扩散，且增强半导体衬底与其上层之间的密接性。

附图说明

图1是实施方式1涉及的半导体装置的剖视图。

图2是表示XPS深度分析的结果的图。

图3A是热处理前的样品的剖视图。图3B是热处理后的样品的剖视图。

图4是实施方式2涉及的半导体装置的剖视图。

图5A是热处理前的样品的剖视图。图5B是热处理后的样品的剖视图。

图6A是表示热处理前的样品的XPS深度分析的结果的图。图6B是表示热处理后的样品的XPS深度分析的结果的图。

图7是表示实施方式3涉及的半导体装置的制造方法的流程图。

图8是表示XPS解析的结果的曲线图。

图9是表示XPS解析的结果的曲线图。

图10是表示4个样品(Pd-P、Ni-P、Co-P、Co-W-P)的特性的表。

图11是通过Co-W-P无电解镀敷而形成了阻挡层的半导体装置的剖视图。

图12A是热处理前的样品的剖视图。图12B是热处理后的样品的剖视图。

图13A是表示热处理前的样品的XPS深度分析的结果的图。图13B是表示热处理后的样品的XPS深度分析的结果的图。

具体实施方式

参照附图，对本发明的实施方式涉及的半导体装置和半导体装置的制造方法进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复说明。

实施方式1.

图1是本发明的实施方式1涉及的半导体装置10的剖视图。半导体装置10具有由GaAs形成的半导体衬底12。在半导体衬底12之上形成有密接层14。密接层14由Pd或者包含Pd的合金(下面，将Pd或者包含Pd的合金称为Pd材料)形成。包含Pd的合金为例如Pd-P(Pd-P表示Pd和P的合金，下面同样使用连字符(-)表示合金)。

在密接层14之上形成有阻挡层16。阻挡层16由Co或者包含Co的合金(下面，将Co或者包含Co的合金称为Co材料)形成。密接层14和阻挡层16以下述方式形成。首先，作为预处理，将半导体衬底12浸渍于例如5％的稀盐酸5分钟。然后，通过例如蒸镀法或者溅射法而在真空气氛内连续地形成密接层14和阻挡层16。通过连续地形成密接层14和阻挡层16，从而与将它们通过不同工序而形成的情况相比，能够防止密接层14的表面的氧化及污染。

在阻挡层16之上形成有金属层18。金属层18由Cu、Ag、或者Au形成。金属层18例如作为半导体装置10的电极起作用。

图2是表示针对在由GaAs形成的半导体衬底之上蒸镀了Pd层的样品进行的XPS深度分析的结果的图。对As-depo状态(刚刚成膜之后的状态)的样品实施了XPS深度分析。从图2可知，Pd层成为Pd-Ga-As的合金层。被认为是由于形成Pd-Ga-As，从而Pd层对半导体衬底具有高密接性。

对于实施方式1的半导体装置10来说，由于在半导体衬底12之上由Pd材料形成了密接层14，因此在密接层14形成Pd-Ga-As。因而，能够得到半导体衬底与其上层(密接层14)之间的充分的密接性。

并且，由于Pd与Co处于构成无限固溶体的关系，因此在由Pd材料形成的密接层14与由Co材料形成的阻挡层16之间形成Pd-Co。因而，密接层14与阻挡层16的密接性也良好。例如，如果采用W、Ta、Ti、或者Ru作为阻挡层，则由于它们与Pd均不处于构成无限固溶体的关系，因此密接层与阻挡层不会充分地密接。因此，阻挡层16优选由Co材料形成。

由Co材料形成的阻挡层16与由GaAs形成的半导体衬底12反应性低，因此不会合金化。因而，通过阻挡层16能够防止金属层18的材料向半导体衬底12扩散。

图3A是在由GaAs形成的半导体衬底与由Cu形成的金属层之间设置了Pd层的样品的剖视图。图3B是将该样品以270℃进行了3小时热处理之后的样品的剖视图。从图3B可知，Pd层与半导体衬底完全反应，金属层几乎消失。即，Pd层失去了对金属层的阻挡性。这样，如果在半导体衬底与金属层之间仅设置Pd层，则金属层的材料(Cu)会向半导体衬底扩散。为了防止该情况，需要如本发明的实施方式1那样由Co材料形成的阻挡层16。

本发明的实施方式1涉及的半导体装置10能够实现各种各样的变形。例如，金属层18也可以为在下层具有Au、在上层具有Cu的2层构造。该Au能够通过蒸镀、溅射、或者无电解置换Au镀敷而形成。在无电解置换Au镀敷中例如使用包含亚硫酸Au和亚硫酸Na的镀敷液。与Au相比，阻挡层16的Co的离子化倾向较高，因此在无电解Au镀敷液中置换Au而形成Au。

通过利用无电解镀敷而形成Au，从而能够构建低成本的工艺。另外，能够抑制Co材料的表面的腐蚀及氧化。通过利用无电解镀敷而形成Au，从而能够针对如贯通电极构造(通路孔)那样的凹凸形状，均匀地形成Au。此外，通过溅射法及蒸镀法不能针对凹凸形状而均匀地形成Au。

而且，上层的Cu对下层的Au具有高密接性。在通过电镀而形成Cu的情况下，电阻由于Au的存在而下降。因而，镀敷生长稳定，能够抑制镀敷表面的粗糙、以及晶片(半导体衬底)面内的膜厚波动。这样，如果将金属层设为Au和Cu的2层构造，则与仅由Cu形成金属层的情况相比，能够使半导体衬底12之上的构造(电极)整体的电阻值下降。

此外，金属层18也可以用作配线，而不用作电极。这些变形也能够应用于下面的实施方式涉及的半导体装置和半导体装置的制造方法。以与实施方式1之间的不同点为中心，对下面的实施方式涉及的半导体装置和半导体装置的制造方法进行说明。

实施方式2.

图4是本发明的实施方式2涉及的半导体装置50的剖视图。密接层52整体由Pd-Ga-As形成。在密接层52与阻挡层16之间形成有包含Co和Pd的合金层54。

对半导体装置50的制造方法进行说明。首先，在由GaAs形成的半导体衬底12之上利用Pd或者包含Pd的合金(Pd材料)而形成密接层。然后，在密接层之上由Co或者包含Co的合金(Co材料)而形成阻挡层16。

然后，使半导体衬底、密接层、以及阻挡层升温至25℃～250℃。由此，形成密接层52(Pd-Ga-As)，在密接层52与阻挡层16之间形成包含Co和Pd的合金层54。将该工序称为热处理工序。热处理工序优选在氮气气氛中实施1小时左右。

对热处理工序进行说明。由于Pd材料与半导体衬底(GaAs)在大于或等于20℃时开始反应，因此通过热处理工序会促进Pd材料与半导体衬底12的反应。如果Pd材料的厚度为5nm左右，则即使热处理的温度为25℃左右，密接层也会全部成为Pa-Ga-As。另外，由于Co与Pd处于构成无限固溶体的关系，因此利用比较低的热量，在它们的界面形成合金层54。

这样，通过设置热处理工序，能够形成由Pd-Ga-As形成的密接层52、以及由Co-Pd形成的合金层54。因而，能够增强层间的密接性。

图5A是在由GaAs形成的半导体衬底之上隔着5nm的Pd膜而刚刚形成Co-P之后的样品的剖视图。图5B是对该样品以250℃实施了1小时的热处理之后的样品的剖视图。从图5B可知，在热处理前后Co-P的层厚几乎无变化。图6A是表示针对具有GaAs/Pd/Co-P/Au的组成的、处于As-depo状态的样品进行的XPS深度分析的结果的图。在斜线号(/)的左侧的层之上形成/的右侧的层。因此，该样品为在GaAs之上具有Pd层、在Pd层之上具有Co-P、在Co-P之上具有Au。Pd层的层厚为几nm。图6B是表示对图6A中所分析的样品以250℃实施1小时热处理之后的XPS深度分析的结果的图。可知在热处理后也维持GaAs/Pd/Co-P/Au的组成。因而，从图5的剖视图以及图6的XPS深度分析的结果可知，Co材料难以扩散至由GaAs形成的半导体衬底。另外，通过其他实验得知，Co-P在小于或等于375℃时不与半导体衬底(GaAs)反应。因而，不存在由Co材料形成的阻挡层16与GaAs反应而损害针对Cu(金属层)的阻挡性这一情况，因此能够防止金属层18的材料向半导体衬底12扩散。

但是，上述的热处理工序优选在金属层18的形成后进行。阻挡层16的Co与金属层18的Cu、Ag、或者Au处于构成无限固溶体的关系，因此能够通过热处理工序而在它们的界面形成合金层。为了形成该合金层，优选例如以250℃实施1小时的热处理。通过形成该合金层，从而能够增强层间的密接性，提高半导体装置的特性，或使半导体装置变小。

密接层52也可以局部由Pd-Ga-As形成，而非整体由Pd-Ga-As形成。

实施方式3.

图7是表示本发明的实施方式3涉及的半导体装置的制造方法的流程图。该制造方法的特征之一在于通过无电解镀敷而形成阻挡层。首先，为了去除由GaAs形成的半导体衬底的表面氧化物等，例如利用5％的稀盐酸进行5分钟预处理(步骤100)。

然后，使处理前进至步骤102。在步骤102中，在由GaAs形成的半导体衬底之上利用Pd或者包含Pd的合金而形成密接层。密接层例如是对半导体衬底表面进行Pd活性化处理而形成的。Pd活性化处理为例如将半导体衬底在小于或等于30℃的氯化钯溶液等包含Pd离子的液体中浸渍3分钟的处理。

密接层的层厚优选设为大于或等于1nm而小于或等于30nm。如果比该范围厚则密接性不良，比该范围薄则发生在密接层之上形成的Co-P等的形成缺陷。根据上述的工序，能够使密接层(Pd层)形成为1nm～30nm左右。

图8是表示在Pd活性化处理后的半导体衬底的XPS解析的结果的曲线图。在图8中示出了对由GaAs形成的半导体衬底(GaAs衬底)实施了Pd活性化处理的情况下的XPS解析结果、对由Si形成的半导体衬底(Si衬底)实施了Pd活性化处理的情况下的XPS解析结果。在GaAs衬底的XPS谱显示出Pd3d轨道的峰，因此可知在GaAs衬底充分地附着有Pd。

另一方面，在Si衬底的XPS谱未显示出Pd3d轨道的峰，因此可知未能在Si衬底形成Pd。图9是表示对Si衬底实施了Pd活性化处理的情况下的Si2p轨道的XPS解析的结果的曲线图。由于检测出SiO₂的峰，因此可知表面已氧化。Si衬底的表面的氧化的原因被认为是，在Pd活性化处理中发生由Pd催化剂引起的氧化还原反应。由于该氧化的原因，Pd无法向Si衬底密接。

然后，使处理前进至步骤104。在步骤104中利用纯水冲洗在GaAs衬底剩余附着的Pd。步骤104也可以省略。然后，使处理前进至步骤106。在步骤106中，对半导体衬底实施无电解镀敷，在密接层之上由Co-P或者Co-W-P而形成阻挡层。例如，将半导体衬底浸渍于无电解Co镀敷液，形成Co-P。无电解Co镀敷液例如为对硫酸Co和次磷酸钠添加了络合剂等的镀敷液。

然后，使处理向步骤108前进。在步骤108中，利用纯水冲洗半导体衬底。步骤108也可以省略。然后，使处理向步骤110前进。在步骤110中，在阻挡层之上形成由Cu、Ag、或者Au形成的金属层。

根据本发明的实施方式3涉及的半导体装置的制造方法，由于通过无电解镀敷而形成阻挡层，因此能够通过批量处理而形成阻挡层。另外，由于通过无电解镀敷而能够仅在半导体衬底形成阻挡层，因此与会对腔室内壁整体成膜的溅射法或者蒸镀法相比，成膜效率好。因而，能够降低工艺成本。

另外，由于通过无电解镀敷而形成阻挡层，因此针对如贯通电极构造(通路孔)那样的凹凸形状，能够均匀地形成阻挡层。因此，能够可靠地防止金属层的材料向半导体衬底扩散。此外，通过溅射法及蒸镀法不能针对凹凸形状均匀地形成阻挡层。

图10是表示4个样品(Pd-P、Ni-P、Co-P、Co-W-P)的特性的表。Pd-P、Ni-P、Co-P、Co-W-P是通过对利用Pd活性化处理形成有5nm左右的Pd的GaAs衬底进行无电解镀敷而形成的。

在图10的最右侧的栏中示出了以250℃对各样品实施了1小时的热处理之后的膜应力。可知关于热处理后的膜应力，Co-P为最低。另外，Co-W-P的膜应力也为较小的值。Co-P及Co-W-P的膜应力小的理由被认为是，与Pd或者Ni相比，Co与GaAs衬底的反应性较低。此外，Pd-P在大于或等于20℃这样的低温下与GaAs衬底进行反应，因此在As-depo状态下该反应也会进行，成为高膜应力。这样，为了降低膜应力而优选由Co材料形成阻挡层。

图11是通过Co-W-P无电解镀敷而形成了阻挡层152的半导体装置150的剖视图。由于作为高熔点金属的W进入至阻挡层152，因此能够可靠地防止金属层18的材料(例如Cu)向半导体衬底12扩散。图12A是在GaAs衬底之上隔着Pd层(几nm)而形成了Co-W-P的样品的剖视图。图12B是对该样品以250℃实施1小时的热处理之后的样品的剖视图。在热处理的前后，层厚及界面的状况未发现变化。图13A是表示针对具有GaAs/Pd/Co-W-P/Au的组成的、处于As-depo状态的样品进行的XPS深度分析的结果的图。在斜线号(/)的左侧的层之上形成/的右侧的层。图13B是表示对图13A中所分析的样品以250℃实施了1小时热处理之后的XPS深度分析的结果的图。可知在热处理后也维持GaAs/Pd/Co-W-P/Au的组成。因而，从图12的剖视图以及图13的XPS深度分析的结果可知，由Co-W-P形成的阻挡层在GaAs衬底之上的稳定性高。因而，能够可靠地防止金属层的材料向半导体衬底扩散。

此外，至此所说明的各实施方式的特征也可以适当地组合而使用。

标号的说明

10 半导体装置，12 半导体衬底，14 密接层，16 阻挡层，18 金属层，50 半导体装置，52 密接层，54 合金层，150 半导体衬底，152 阻挡层