一种改善GaN晶体质量的LED外延结构的制作方法

本发明涉及发光二极管外延技术领域，特别是能改善GaN晶体质量的LED外延结构。

背景技术：

GaN基材料属于直接带隙半导体，并且其带隙从1.8-6.2V 连续可调，是生产高亮度蓝光、绿光和白光LED的最常用材料，由于半导体二极管具有体积小、高效、节能、使用寿命长、环保耐用等特点而广泛应用于背光源、显示屏、传感器、通讯及照明等领域。因此，很多LED专家学者致力于LED亮度的研发中，而外延生长方式对亮度的影响尤为重要。

辐射复合效率是外延生长工艺影响亮度的关键点，影响它的因素较多，如量子限制效应，极化效应，缺陷和杂质导致的深能级，这些都会使辐射复合效率下降。而缺陷密度是影响内量子效率的主要因素，在生长过程中由于衬底和外延层的晶格失配和热失配导致LED内部存在大量的非辐射缺陷，位错密度达10⁹cm^-2 ～10¹¹cm^-2。而由此产生的自发极化和压电效应导致强大的内建电场，致使电子和空穴的波函数在空间分布上分离，即量子限制斯塔克效应QCSE，降低了发光效率，且随着注入电流的增加以及器件使用温度的升高，波长会发生漂移，发光效率也会导致下降，即Droop现象。缺陷过多也会造成P-N结发生隧道击穿，从而大大降低器件的抗静电能力，容易导致器件失效。

现有技术中，参看图1，LED外延结构从下到上依次为：图形化衬底1、GaN缓冲层2、U1型氮化镓层3、N型氮化镓层4、InGaN阱层5、GaN垒层6、电子阻挡层7和P型氮化镓层8。上述传统LED外延片结构不能有效的克服图形化衬底1与GaN材料存在的晶格失配，产生自发极化和压电极化。使能带严重弯曲，降低量子阱对载流子的限制能力，从而产生较大的漏电流。而且，能带的弯曲致使本来浓度很低的空穴，不能均匀分布在由InGaN阱层5和GaN垒层6组成的有源区，从而降低复合几率，影响GaN晶体质量。

技术实现要素：

针对上述现有技术中存在的不足，本发明的目的是提供一种改善GaN晶体质量的LED外延结构。它能有效减小自发极化和压电极化，提高辐射复合几率，从而达到增强LED出光效率的目的。

为了达到上述发明目的，本发明的技术方案以如下方式实现：

一种改善GaN晶体质量的LED外延结构，它从下至上依次包括图形化衬底、GaN缓冲层、U型GaN层、N型GaN层、InGaN阱层、GaN垒层、电子阻挡层和P型GaN层。其结构特点是，所述U型GaN层从下至上包括U1型GaN层和U2型GaN层。所述U2型GaN层包括交替生长的2D型GaN层和3D 型GaN层。

在上述LED外延结构中，所述U2型GaN层在氢氮混合环境中生长，生长周期为3-30个周期。

在上述LED外延结构中，所述U2型GaN层中的2D 型GaN层先生长，然后3D 型GaN层再生长的模式交替生长。

在上述LED外延结构中，所述2D型GaN层的生长温度为1050-1110℃，厚度为0.05-0.5um，生长压力100-300torr；3D型GaN层的生长温度为990-1050℃，生长厚度为0.05-0.5um,生长压力为400-650torr。

本发明由于采用了上述结构，在生长蓝光LED过程中，使用3D及2D超晶格生长结构，使底层GaN晶体质量生长得更好。本发明结构可有效减小由于图形化衬底与GaN材料存在的晶格失配导致的自发极化和压电极化，提高辐射复合几率，降低了位错密度，改善了GaN晶体质量，达到增强LED出光效率的目的。

下面结合附图和具体实施方式对本发明做进一步说明。

附图说明

图1为现有技术中LED外延结构示意图；

图2为本发明的LED外延结构示意图；

图3为本发明中U2型GaN层外延的结构示意图。

具体实施方式

参看图2和图3，本发明从下至上依次包括图形化衬底1、GaN缓冲层2、U型GaN层、N型GaN层4、InGaN阱层5、GaN垒层6、电子阻挡层7和P型GaN层8。U型GaN层从下至上包括U1型GaN层3和U2型GaN层40。U2型GaN层40包括交替生长的2D型GaN层401和3D 型GaN层402，其中2D 型GaN层401先生长，然后3D 型GaN层402再生长。U2型GaN层40在氢氮混合环境中生长，生长周期为3-30个周期。2D型GaN层401的生长温度为1050-1110℃，厚度为0.05-0.5um，生长压力100-300torr；3D型GaN402层的生长温度为990-1050℃，生长厚度为0.05-0.5um,生长压力为400-650torr。

本发明提供的LED 外延结构通过在U1型GaN层3和N型GaN层4之间生长U2型GaN层40，能有效降低图形化衬底1与GaN层之间因晶格失配产生的应力，从而减少位错的产生；且U2型GaN层40可起到掩膜层作用，衬底的穿透位错终止于衬底和U2型GaN层40之间的界面并被阻断。本发明结构可降低由于图形化衬底1与外延层的晶格适配而造成的晶格缺陷，促进外延侧向生长，可将外延缺陷密度降低到10⁶cm^-2 数量级以下，改善外延层质量。

而且，本发明通过U1型GaN层3和N型GaN层4之间生长的U2型GaN层40，实现后期的侧向外延生长，减少缺陷，同时有效的阻挡部分位错延伸到N型GaN层4或发光层，并且把另一部分位错集中在U2型GaN层40中区域，提高了外延片晶体质量，从而增大了外延层低位错区域，降低位错密度，有效减小由于图形化衬底1与GaN材料存在的晶格失配导致的自发极化和压电极化，进而提高有源区波函数的复合几率，提高外延片亮度。

实施例一

本发明LED外延结构的生长方法为：

1）器件在MOCVD反应炉里进行高温烘烤，去除图形化衬底1表面的残余杂质。

　2）缓慢降温在400-800℃之间，在图形化衬底1上生长一层GaN缓冲层2。

　3）迅速升温，在1000-1200℃，GaN缓冲层2上生长U1型GaN层3，生长5-50min，厚度为0.5-5um。

　4）在U1型GaN层3上再生长U2型GaN层40：

a) 首先生长2D型GaN层401，生长温度为1050℃，厚度为0.05um，生长压力100torr；

　 b) 然后快速降温增压生长3D型GaN层402，生长温度为990℃，生长厚度为0.05um,生长压力为400torr；

c) 所述改善GaN晶体质量的U2型GaN层40生长周期为30个周期。

　5）生长N型GaN层5，生长温度在1000-1200℃，生长厚度在0.5-5um。

　6）生长有源区：

　 首先生长In_XGa_1-XN阱层5，温度为500-900℃，生长厚度为3-5nm，生长压力为100-500torr，In组分为0<x<1。 然后快速升温到600-1000℃生长N型的GaN垒层6，生长厚度为5-15nm，生长压力为100-500torr，所述In_XGa_1-XN阱层5生长N型，掺杂元素为Si，掺杂浓度为2x10¹⁷-2x10¹⁸cm^-3。

7） 在700-900℃下生长P型Al_xGa_1-xN电子阻挡层7, Al组分为0<x<1，厚度为50-500埃。

8）最后生长P型GaN层8，生长温度在850-1050℃下生长，厚度为2000-10000埃，Mg的浓度为5x10¹⁸ ~5x10²³cm^-3。

实施例二

本发明LED外延结构的生长方法为：

1）器件在MOCVD反应炉里进行高温烘烤，去除图形化衬底1表面的残余杂质。

　2）缓慢降温在400-800℃之间，图形化衬底1上生长一层GaN缓冲层2。

　3）迅速升温，在1000-1200℃，GaN缓冲层2上生长U1型GaN层3，生长5-50min，厚度为0.5-5um。

　4）在U1型GaN层3上再生长U2型GaN层40：

a) 首先生长2D 型GaN层401，生长温度为1080℃，厚度为0.1um，生长压力200torr；

　 b) 然后快速降温增压生长3D型GaN层402，生长温度为1020℃，生长厚度为0.1um,生长压力为500torr；

c) 所述改善GaN晶体质量的U2型GaN层40生长周期为15个周期。

　5）生长N型GaN层4，生长温度在1000-1200℃，生长厚度在0.5-5um。

　6）生长有源区：

　 首先生长In_XGa_1-XN阱层5，温度为500-900℃，生长厚度为3-5nm，生长压力为100-500torr，In组分为0<x<1。 然后快速升温到600-1000℃生长N型GaN垒层6，生长厚度为5-15nm，生长压力为100-500torr，所述In_XGa_1-XN阱层5生长N型，掺杂元素为Si，掺杂浓度为2x10¹⁷-2x10¹⁸cm^-3。

7） 在700-900℃下生长P型Al_xGa_1-xN电子阻挡层7, Al组分为0<x<1，厚度为50-500埃。

8）生长P型GaN层8，生长温度在850-1050℃下生长，厚度为2000-10000埃，Mg的浓度为5x10¹⁸ ~5x10²³cm^-3。

实施例三

本发明LED外延结构的生长方法为：

1）器件在MOCVD反应炉里进行高温烘烤，去除图形化衬底1表面的残余杂质。

　2）缓慢降温在400-800℃之间，生长一层GaN缓冲层2。

　3）迅速升温，在1000-1200℃之间，GaN缓冲层2上生长U1型GaN层3，生长5-50min，厚度为0.5-5um。

　4）生长U2型GaN层40:

a) 首先生长2D 型GaN层401生长温度为1110℃，厚度为0.5um，生长压力300torr；

　 b) 然后快速降温增压生长3D 型GaN层402，生长温度为1050℃，生长厚度为0.5um,生长压力为650torr；

c) 所述改善GaN晶体质量的U2型GaN层生长周期为3个周期。

　5）生长N型GaN层4，生长温度在1000-1200℃，生长厚度在0.5-5um。

　6）生长有源区：

　 首先生长In_XGa_1-XN阱层5，温度为500-900℃，生长厚度为3-5nm，生长压力为100-500torr，In组分为0<x<1。 然后快速升温到600-1000℃生长N型GaN垒层6，生长厚度为5-15nm，生长压力为100-500torr，所述In_XGa_1-XN阱层5生长N型，掺杂元素为Si，掺杂浓度为2x10¹⁷-2x10¹⁸cm^-3。

7） 在700-900℃下生长P型Al_xGa_1-xN电子阻挡层7, Al组分为0<x<1，厚度为50-500埃。

8）生长P型GaN层8，生长温度在850-1050℃下生长，厚度为2000-10000埃，Mg的浓度为5x10¹⁸ ~5x10²³cm^-3。

　　以上所述，仅为本发明的具体实施例，并不限于本发明的其它实施方式，凡属本发明的技术路线原则之内，所做的任何显而易见的修改、替换或改进，均应属于本发明的保护范围之内。