内埋式被动元件及其量产方法与流程

本发明涉及一种被动元件，特别是涉及一种内埋式被动元件及其量产方法。

背景技术：

被动元件指的是不会产生功率增益的电路元件，也就是不会放大信号的电路元件，例如，电容器(capacitor，C)、电感器(inductor，L)，及电阻器(resistor，R)。此外，前述被动元件多数是用来扮演稳定电流或滤波等角色。例如，由绕设有一线圈(coil)的一磁性体所构成的一磁芯电感器(magnetic-core inductor)，可做为扼流器(choke)或共模滤波器(common mode filter)使用，而电连接有磁芯电感器与电容器的电子零组件(components)则可做为电感电容滤波器(L/C filter)使用。

此外，以目前市面上的电感器举例来说，其可被分为薄膜式(thin film)、积层式(multilayer)及绕线式(wire wound)。如中国台湾第TW201410090A早期公开号发明专利案(以下称前案1)所公开的一种积层式磁芯电感器1(见图1)及其制造方法(见图2至图7)。

该积层式磁芯电感器1的制造方法包含以下步骤：(A)由下而上依序积层压接一第一电路陶瓷母片110、一第二电路陶瓷母片120、一第三电路陶瓷母片130，及一第四电路陶瓷母片140(如图2所示)；(B)令一表面涂布有一焊垫电极(bonding pad)1501阵列的载膜150，面向该第一电路陶瓷母片110的一第一预定电路图案1120阵列设置(如图3所示)；(C)将该焊垫电极1501阵列转印至该第一电路陶瓷母片110上的第一预定电路图案1120阵列从而构成一第一电路图案112阵列(如图4所示)；(D)剥离该载膜150(如图5所示)；(E)烧结所述电路陶瓷母片110、120、130、140以构成一集合基板100(如图6所示)，且该集合基板100的厚度是控制在0.6mm以下；及(F)以一刻划具160对该集合基板100施予刻划(如图7所示)，令该集合基板100被分割成多个积层体10，且令集合基板100内的第一电路图案112 阵列被分割成多个第一电路图案112并构成如图1所示的积层式磁芯电感器1。

如图1所示，经该步骤(F)所刻划出的该积层式磁芯电感器1由下而上依序包含：一第一电路陶瓷片11、一第二电路陶瓷片12、一第三电路陶瓷片13，及一第四电路陶瓷片14。该第一电路陶瓷片11具有一非磁性体111，及该配置于该第一电路陶瓷片11的非磁性体111中的第一电路图案112。该第二电路陶瓷片12与该第三电路陶瓷片13分别具有一磁性体121、131，及一分别配置于其磁性体121、131中的第二电路图案122与第三电路图案132。该第四电路陶瓷片14具有一非磁性体141，及一配置于该第四电路陶瓷片14的非磁性体141中的第四电路图案142。

该积层式磁芯电感器1是利用所述电路陶瓷片11、12、13、14的电路图案112、122、132、142以共同构成一内绕式的线圈，并配合所述磁性体121、131以形成该积层式磁芯电感器1的一磁芯。然而，详细地来说，于执行该步骤(A)前，是依序对多个陶瓷母片(图未示)贯孔以于各陶瓷母片形成多个通孔、于各通孔内填置导电糊以形成多数导通导体，以及在各陶瓷母片上涂置导电糊以形成各电路图案等多道程序，才可制得各电路陶瓷母片110、120、130、140。

在制程面上来说，构成该内绕式的线圈需要经过四道的贯孔程序、四道的填置导电糊程序、四道的涂布导电糊以形成各电路图案112、122、132、142程序，与一道步骤(E)的烧结处理等十三道程序，相当繁琐，导致制作所需耗费的时间成本提高。就实际应用面来说，由于积层体10是经堆叠烧结所述电路陶瓷母片110、120、130、140并施予刻划后所取得，使该积层式磁芯电感器1体积也随着提高，而不利于安排至电路板上的布局。此外，由于该内绕式线圈是利用所述电路陶瓷片11、12、13、14层层堆叠压制而成；因此，整体结构强度较为不足，且各电路图案112、122、132、142间的非连续的界面也容易产生非奥姆式接触(non-ohmic contact)，或增加阻抗而产生额外的电热效应(Joule-heating)，皆不利于电感器的运作。

再参阅图8与图9，中国台湾第554355公告号发明专利案(以下称前案2)公开一种片状电感器(chip inductor)2及其制作方法。前 案2的制作方法是在一厚度150μm的一陶瓷母板200上依序形成一具有特定图形(如，螺旋状线圈)的第一电极层210、一由聚酰亚胺(PI)所构成的第一绝缘层220、一具有特定图形的第二电极层230、一由PI所构成的第二绝缘层240，及一由一含有钴(Co)、铁(Fe)、锰(Mn)等无机氧化物的PI所构成的第三绝缘层250(如图8所示)，再对该第一电极层210、该第一绝缘层220、该第二电极层230、该第二绝缘层240与该第三绝缘层250整体进行热处理。于热处理完后，采用一雷射(图未示)沿一网格状的行进路径照射该第三绝缘层250，以在该第三绝缘层上形成多个条状切割槽260。最后，以辊断(roller breaking)的方式(如图9所示)沿着所述条状切割槽260断开该第三绝缘层250、该第二绝缘层240、该第二电极层230、该第一绝缘层220、该第一电极层210与该陶瓷母板200，从而得到多个如图9所示的片状电感器2；其中，该第一绝缘层220加上该第一电极层210的厚度为20μm，该第二绝缘层240加上第二电极层230的厚度为20μm，该第三绝缘层223的厚度则是介于20μm至30μm间。

相较于前案1的制造方法，前案2的制作程序虽然较为简化。然而，前案2经辊断后所制得的各片状电感器2的外部尺寸却达1mm×0.5mm或0.6mm×0.3mm。以近年来携带式消费性电子产品的需求来说，为符合前述需求势必通过微型化的电路设计来解决。因此，由前案2的制作方法所制得的各片状电感器2的尺寸还是无法满足现今微型化的电路设计的需求。再者，含有铁、钴或锰等磁性无机氧化物的该第三绝缘层250厚度属于微米(μm)等级，其所能贡献的磁导率(permeability)也相当有限。

经上述说明可知，在研发出一种能够简化制造流程、缩小被动元件尺寸的同时，还能够确保被动元件本身的性能不会因尺寸的缩减而受到影响的制造方法与结构，是此技术领域的相关技术人员所待突破的难题。

技术实现要素：

本发明的目的在于提供一种内埋式被动元件。

本发明的另一目的在于提供一种内埋式被动元件的量产方法。

本发明内埋式被动元件，包含：一个主体，及至少一个膜层结构。 该主体包括一轮廓面及至少一凹槽。该轮廓面具有相反设置的一第一面区及一第二面区，该凹槽是自该第一面区与该第二面区两者其中一者朝该第一面区与该第二面区两者其中另一者凹陷，且该主体为一体者(unity)。该膜层结构局部地填置于该凹槽中，且包括一第一导电层，并至少包括一磁性层及一介电层两者其中一者。通过该膜层结构的该第一导电层与该磁性层两者间的电性作用，或通过该第一导电层与该介电层两者间的电性作用，以至少达成电感及电容两者其一者的特性。

本发明所述的内埋式被动元件，该主体是由一以硅为主的材料或一金属材料所构成。

较佳地，本发明所述的内埋式被动元件的该主体的凹槽是自该第一面区朝该第二面区凹陷，且该凹槽是由该第一面区的一基面区块，及一自该第一面区的基面区块的一周缘背向该第二面区延伸的一环面区块所共同定义而成。

在本发明的一实施例中，本发明所述的内埋式被动元件的该膜层结构包括该磁性层，该磁性层是填置于该凹槽中，该第一导电层是一线圈，该第一导电层是至少围绕于该主体的轮廓面的一部分。

本发明所述的内埋式被动元件，该主体的轮廓面还具有相反设置的一第三面区及一第四面区，该第三面区与该第四面区皆衔接于该第一面区与该第二面区，该第一导电层围绕于该主体的轮廓面的该第一面区、该第二面区、该第三面区与该第四面区。该内埋式被动元件是做为一扼流器使用。

在本发明的另一实施例中，本发明所述的内埋式被动元件的该膜层结构包括该磁性层与该介电层，且该膜层结构还包括一绝缘层、一第二导电层，及一第三导电层。该磁性层与该介电层两者其中一者是填置于该凹槽中，且是相对该磁性层与该介电层两者其中另一者靠近基面区块。该第一导电层位于该凹槽处且是一线圈并接触于该磁性层，该第一导电层具有一漩涡段、一自该漩涡段的一外端延伸至该凹槽外的延伸段，及一自该漩涡段的一内端延伸至该凹槽外的桥接段。该绝缘层覆盖于该第一导电层的漩涡段并裸露出该漩涡段的该内端。该磁性层与该介电层是夹置于该第一导电层、该第二导电层及该第三 导电层三者间。该内埋式被动元件是做为一电感电容滤波器使用。

在本发明的又一实施例中，本发明所述的内埋式被动元件的该凹槽与该膜层结构的数量各是两个，各膜层结构包括该磁性层，且各膜层结构还包括一绝缘层。所述凹槽是分别自该第一面区与该第二面区朝第二面区与该第一面区凹陷，且位于该第一面区的凹槽是由该第一面区的一基面区块，及一自该第一面区的基面区块的一周缘背向该第二面区延伸的一环面区块所共同定义而成，位于该第二面区的凹槽是由该第二面区的一基面区块，及一自该第二面区的基面区块的一周缘背向该第一面区延伸的一环面区块所共同定义而成，该两凹槽的基面区块是彼此对准。各膜层结构的第一导电层是对应位于各凹槽处且是一线圈，各第一导电层具有一漩涡段、一自各漩涡段的一外端延伸至各凹槽外的延伸段，及一自各漩涡段的一内端延伸至各凹槽外的桥接段。各膜层结构的绝缘层是覆盖于各第一导电层的漩涡段并裸露出各漩涡段的内端。各膜层结构的磁性层是填置于各凹槽中。该内埋式被动元件是作为一共模滤波器使用。

较佳地，本发明所述的内埋式被动元件的各第一导电层的该漩涡段是设置于各凹槽的基面区块，且各第一导电层的延伸段与桥接段是设置于各凹槽的环面区块，并自各漩涡段的外端及内端延伸至各凹槽外，各磁性层是覆盖于各第一导电层与各绝缘层。

此外，本发明内埋式被动元件的量产方法，包含：一个步骤(a)、一个步骤(b)，及一个步骤(c)。

该步骤(a)是蚀刻一基板以令该基板成形出一预形体阵列。该预形体阵列与该基板的一周缘连接，且各预形体沿一第一方向依序具有彼此相连的一基座、至少一连接部，及一如上所述的主体。该预形体阵列中的所述主体是沿该第一方向或沿一与该第一方向夹一预定角度的第二方向彼此间隔排列。

该步骤(b)是在各凹槽处填置至少一膜层结构。

该步骤(c)是于该步骤(b)后，于所述连接部处由上而下或由下而上地分别施予一外力，令各主体自各连接部脱离以量产出如上所述的内埋式被动元件。

本发明所述的内埋式被动元件的量产方法，该步骤(a)的基板是 由一以硅为主的材料或一金属材料所构成。该步骤(a)的各预形体的连接部的数量是两个，且各预形体的所述连接部沿该第二方向彼此间隔排列。各预形体的主体还具有相反设置的一第五面区与一第六面区，且各主体的第五面区与第六面区皆衔接于其第一面区与其第二面区。各基座与各连接部分别具有一轮廓面，各基座的轮廓面包括相反设置的一第一侧缘及一第二侧缘，且各连接部的轮廓面包括相反设置的一第一端与一第二端，各连接部的第一端与第二端是分别对应连接于各基座的第二侧缘与各主体的第五面区，以令各连接部的轮廓面是对应衔接于各主体的轮廓面与各基座的轮廓面。各连接部的一宽度是沿该第一方向递减，且各连接部于邻近其第二端处具有至少一切槽，各连接部的切槽是自其轮廓面的一顶面区及其一底面区两者其中一者，朝其顶面区及其底面区两者其中另一者延伸，且是自其连接部的轮廓面沿该第二方向凹陷。

本发明所述的内埋式被动元件的量产方法，该步骤(a)的预形体阵列中的各主体是如该实施例所述的主体，该步骤(b)的膜层结构包括该磁性层，且该步骤(b)依序包括一步骤(b11)、一步骤(b12)、一步骤(b13)、一步骤(b14)，及一步骤(b15)。该步骤(b11)是于各凹槽中填置各磁性层。该步骤(b12)是于各主体的轮廓面上与各磁性层形成一前驱物层。该步骤(b13)是于所述前驱物层上形成一光阻层，该光阻层具有多个线路图案区，各线路图案区是对应裸露出各前驱物层的一部分区域。该步骤(b14)是于各前驱物层上镀制该膜层结构的该第一导电层，令各第一导电层对应形成于各前驱物层的该部分区域以围绕于各主体的该第一面区、该第二面区、该第三面区及该第四面区并构成如该实施例所述的线圈。该步骤(b15)是移除该光阻层与各前驱物层的被该光阻层的各电路图案区所覆盖的一剩余区域，令各内埋式被动元件是做为一如上所述的扼流器使用。

较佳地，本发明所述的内埋式被动元件的量产方法，该步骤(b12)的各前驱物层是一活性材料层或一导电性晶种层。当该步骤(b12)的各前驱物层是该活性材料层时，该步骤(b14)的各第一导电层是以化学镀法分别形成于各前驱物层的该局部区域上。当该步骤(b12)的各前驱物层是该导电性晶种层时，该步骤(b14)的各第一导电层是以电 镀法分别形成于各前驱物层的该局部区域上。

本发明所述的内埋式被动元件的量产方法，该步骤(a)的预形体阵列中的各主体是如该实施例所述的主体，该步骤(b)的各膜层结构包括该磁性层与该介电层，且各膜层结构还包括一绝缘层、一第二导电层，及一第三导电层，该步骤(b)包括：一步骤(b21)、一步骤(b22)、一步骤(b23)、一步骤(b24)，及一步骤(b25)。该步骤(b21)是于各凹槽处形成各膜层结构的该第一导电层与该绝缘层，各第一导电层具有一漩涡段、一自其漩涡段的一外端延伸至各凹槽外的延伸段，及一自其漩涡段的一内端延伸至各凹槽外的桥接段，以令各第一导电层构成如该另一实施例所述的线圈，且各绝缘层对应覆盖各第一导电层的漩涡段并裸露出其所对应的漩涡段的该内端。该步骤(b22)是于各凹槽中填置各膜层结构的该磁性层与该介电层两者其中一者。该步骤(b23)是形成各膜层结构的该第二导电层。该步骤(b24)是于各凹槽处填置各膜层结构的该磁性层与该介电层两者其中另一者。该步骤(b25)是形成各膜层结构的该第三导电层。较佳地，各膜层结构的该磁性层与该介电层两者其中一者，是相对其磁性层与其介电层两者其中另一者靠近各凹槽的基面区块；各膜层结构的该第一导电层是接触于其所对应的该磁性层；各膜层结构的该磁性层与该介电层是对应夹置于其第一导电层、其第二导电层与其第三导电层间，以令各内埋式被动元件是做为一如该另一实施例所述的电感电容滤波器使用。

本发明所述的内埋式被动元件的量产方法，该步骤(a)的预形体阵列中的各主体是如该又一实施例所述的主体，该步骤(b)的各膜层结构包括该磁性层，且各膜层结构还包括一绝缘层，该步骤(b)包括一步骤(b31)，及一步骤(b32)。该步骤(b31)是于各凹槽处形成各膜层结构的该第一导电层与该绝缘层，各第一导电层具有一漩涡段、一自各漩涡段的一外端延伸至各凹槽外的延伸段，及一自各漩涡段的一内端延伸至各凹槽外的桥接段，以令各第一导电层构成如该又一实施例所述的线圈，且各绝缘层对应覆盖各第一导电层的漩涡段并裸露出其所对应的漩涡段的该内端。该步骤(b32)是于各凹槽中填置各膜层结构的磁性层，以令各内埋式被动元件式是做为一如该又一实施例所述的共模滤波器使用。

本发明的有益效果在于：直接蚀刻该基板以成形出该预形体阵列中的各主体，各主体本身因呈一体结构而强度高，且各主体上的凹槽有利于填置足够量的膜层结构(如，该磁性层)，以在节省元件空间的前提下确保被动元件本身应有的性能。

附图说明

图1是一立体分解图，说明由中国台湾第TW 201440090 A早期公开号发明专利案所公开的一种积层式磁芯电感器；

图2是一截面图，说明该积层式磁芯电感器的制造方法的一步骤(A)；

图3是一截面图，说明该积层式磁芯电感器的制造方法的一步骤(B)；

图4是一截面图，说明该积层式磁芯电感器的制造方法的一步骤(C)；

图5是一截面图，说明该积层式磁芯电感器的制造方法的一步骤(D)；

图6是一截面图，说明该积层式磁芯电感器的制造方法的一步骤(E)；

图7是一截面图，说明该积层式磁芯电感器的制造方法的一步骤(F)；

图8是一截面图，说明由中国台湾第554355公告号发明专利案所公开的一种片状电感器的制作方法的一依序形成电极层及绝缘层步骤；

图9是一剖面图，说明该片状电感器的制作方法的一辊断步骤；

图10是一俯视图，说明本发明内埋式被动元件的一第一实施例；

图11是一沿图10的直线XI-XI所取得的剖面图，说明该第一实施例的细部结构；

图12是一俯视图，说明本发明内埋式被动元件的一第二实施例；

图13是一沿图12的直线XIII-XIII所取得的剖面图，说明该第二实施例的细部结构；

图14是一电路图，说明该第二实施例的一等效电路；

图15是一俯视图，说明本发明内埋式被动元件的一第三实施例；

图16是一沿图15的直线XVI-XVI所取得的剖面图，说明该第三实施例的细部结构；

图17是一俯视示意图，说明本发明内埋式被动元件的量产方法的一第一实施例的一步骤(a)；

图18是一沿图17的直线XVIII-XVIII所取得的剖视示意图；

图19是一立体图，说明该量产方法的第一实施例的一步骤(b)的一步骤(b11)；

图20是一立体图，说明该量产方法的第一实施例的一步骤(b12)；

图21是一立体图，说明该量产方法的第一实施例的一步骤(b13)；

图22是一立体图，说明该量产方法的第一实施例的一步骤(b14)；

图23是一立体图，说明该量产方法的第一实施例的一步骤(b15)；

图24是一俯视示意图，说明该量产方法的第一实施例的一步骤(c)；

图25是一俯视示意图，说明本发明内埋式被动元件的量产方法的一第二实施例的一步骤(a)；

图26是一沿图25的直线XXVI-XXVI所取得的剖视示意图；

图27是一剖视示意图，说明该量产方法的第二实施例的步骤(b)的一步骤(b21)；

图28是一剖视示意图，说明该量产方法的第二实施例的一步骤(b22)；

图29是一剖视示意图，说明该量产方法的第二实施例的一步骤(b23)；

图30是一剖视示意图，说明该量产方法的第二实施例的一步骤(b24)；

图31是一剖视示意图，说明该量产方法的第二实施例的一步骤(b25)；

图32是一俯视示意图，说明本发明内埋式被动元件的量产方法的一第三实施例的一步骤(a)；

图33是一沿图32的直线XXXIII-XXXIII所取得的剖视示意图；

图34是一剖视示意图，说明该量产方法的第三实施例的步骤(b)的一步骤(b31)；

图35是一剖视示意图，说明该量产方法的第三实施例的一步骤(b32)。

具体实施方式

下面结合附图及实施例对本发明进行详细说明。

在本发明被详细描述前，应当注意在以下的说明内容中，类似的元件是以相同的编号来表示。

参阅图10与图11，本发明内埋式被动元件3的一第一实施例，包含一主体31，及至少一膜层结构32。

该主体31包括一轮廓面310，及至少一凹槽317。该轮廓面310具有相反设置的一第一面区311及一第二面区312，与相反设置的一第三面区313及一第四面区314。该第三面区313与该第四面区314皆衔接于该第一面区311与该第二面区312。该凹槽317是自该第一面区311与该第二面区312两者其中一者朝该第一面区311与该第二面区312两者其中另一者凹陷，且该主体31为一体。在本发明内埋式被动元件3的该第一实施例中，该主体31的轮廓面310的第一面区311、第二面区312、第三面区313与第四面区314所指的，分别是如图11所示的该本体31的一顶面、一底面、一前面与一背面。此处需说明的是，该主体31是以该第一面区311至该第二面区312的距离定义出该主体31的一厚度t；且该凹槽317具有一深度d。

较佳地，该主体31是由一以硅(Si)为主的材料或一金属材料所构成。该以硅为主的材料可以是选自石英(quartz，SiO₂)、碳化硅(SiC)、氮化硅(Si₃N₄)。简单地来说，本发明于前面所述的一体者，是被定义为一体结构。此外，所谓的一体结构，是指该主体31是经由蚀刻一块材(bulk matter)所成形取得，以致于该主体31结构强度高，且内部不存在有层间剥离的问题。该块材可以是一板状的块材，如，石英基板(quartz wafer)或硅晶圆(Si wafer)。

该膜层结构32局部地填置于该凹槽317中，且包括一第一导电层321，并至少包括一磁性层324及一介电层325两者其中一者。通过该膜层结构32的该第一导电层321与该磁性层324两者间的电性作用，或通过该第一导电层321与该介电层325(图未示)两者间的电性作用，以至少达成电感及电容两者其中一者的特性。

此处需补充说明的是，本发明内埋式被动元件3是通过微机电系统(MEMS)制程所完成，以致于该主体31具有一小至数百微米(μm)等级且大至数百毫米(mm)等级的外观尺寸，而该凹槽317可控制在不贯穿该主体31的第一面区311与该第二面区312。较佳地，d/t是介于0.05至0.95间；更佳地，d/t是介于0.35至0.95间；再又更佳地，d/t是介于0.45至0.95间。经前述说明可知，当d/t是控制在0.95时，本发明内埋式被动元件3的该凹槽317则具有一足够的容积来填置该膜层结构32。关于本发明内埋式被动元件3的相关量产方法，则容后说明。

在本发明内埋式被动元件3的该第一实施例中，该主体31的凹槽317的数量与该膜层结构32的数量是一个。如图11所示，该主体31的凹槽317是自该第一面区311朝该第二面区312凹陷，且该凹槽317是由该第一面区311的一基面区块3111，及一自该第一面区311的基面区块3111的一周缘背向该第二面区312延伸的一环面区块3112所共同定义而成。

更详细地来说，该膜层结构32包括该磁性层324，该磁性层324是填置于该凹槽317中，该第一导电层321是一线圈。较佳地，该第一导电层321是至少围绕于该主体31的轮廓面310的一部分。在本发明内埋式被动元件3的第一实施例中，该第一导电层321是如图10及图11所示，围绕于该主体31的轮廓面310的该第一面区311、该第二面区312、该第三面区313与该第四面区314；此外，本发明内埋式被动元件3的该第一实施例是做为一扼流器使用。

参阅图12及图13，本发明内埋式被动元件3的一第二实施例的主体31大致上是相同于该第一实施例，其不同处是在于，该主体31的凹槽317的数量与该膜层结构32的数量是两个，且各膜层结构32的细部结构不同于该第一实施例。如图12与图13所示，各膜层结构32包括该磁性层324与该介电层325，且各膜层结构32还包括一绝缘层326、一第二导电层322，及一第三导电层323。

在本发明内埋式被动元件3的该第二实施例中，所述两凹槽317其中一者(见图13的上方的凹槽317)是相同于该第一实施例，于此不再多加赘述；该两凹槽317其中另一者(见图13的下方的凹槽317) 是自该第二面区312朝该第一面区311凹陷，且位于该第二面区312的凹槽317是由该第二面区312的一基面区块3121，及一自该第二面区312的基面区块3121的一周缘背向该第一面区311延伸的一环面区块3122所共同定义而成，所述两凹槽317的基面区块3111、3121是彼此对准。换句话说，该主体31中的所述两凹槽317是呈镜像对称。但是在实际结构上，该主体31内的凹槽317的数量及其位置是根据其实际电路上的需求进行设计，不限制数量，也不限制其对称性。

较佳地，各膜层结构32的磁性层324与介电层325两者其中一者是填置于各凹槽317中，且是相对各膜层结构32的磁性层324与该介电层325两者其中另一者靠近各凹槽317的基面区块3111、3121。

较佳地，各膜层结构32的第一导电层321位于各凹槽317处，且是一线圈并接触于各膜层结构32的磁性层324。各第一导电层321具有一漩涡段3211、一自该漩涡段3211的一外端3214延伸至其凹槽317外的延伸段3212，及一自该漩涡段3211的一内端3215延伸至其凹槽317外的桥接段3213。各膜层结构32的绝缘层326覆盖于其所对应的第一导电层321的漩涡段3211，并裸露出其所对应的漩涡段3211的该内端3215。

较佳地，各膜层结构32的该磁性层324与该介电层325是夹置于其第一导电层321、该第二导电层322及该第三导电层323三者间。

在本发明内埋式被动元件3的该第二实施例中，各膜层结构32的第一导电层321的该漩涡段3211是对应设置于各凹槽317的基面区块3111、3121，且各第一导电层321的延伸段3212与桥接段3213，是对应设置于各凹槽317的环面区块3112、3122，并自各漩涡段3211的外端3214与内端3215延伸至各凹槽317外；各膜层结构32的磁性层324是填置于各凹槽317中以覆盖其第一导电层321及其绝缘层326，各膜层结构32的第二导电层322覆盖各磁性层324并与其第一导电层321的延伸段3212电连接；各膜层结构32的介电层325覆盖各第二导电层322；且各膜层结构32的第三导电层323覆盖各介电层325并与其第一导电层321的桥接段3213电连接；该内埋式被动元件3的该两膜层结构32是共同做为一电感电容滤波器使用。

更具体地来说，图14显示有本发明内埋式被动元件3的该第二 实施例做为该电感电容滤波器使用的一等效电路图。根据上段说明且同时配合参阅图13与图14可知，显示于图13的该两膜层结构32会分别形成彼此并联的一电感与一电容，且该两膜层结构32所构成的两彼此并联的电感与电容是呈镜像设置，可做为该电感电容滤波器。

参阅图15及图16，本发明内埋式被动元件3的一第三实施例，大致上是相同于该第二实施例，其不同处是在于，该第三实施例的该两膜层结构32的细部结构不同于该第二实施例。在本发明内埋式被动元件3的该第三实施例中，各膜层结构32包括该磁性层324与该绝缘层326，且该主体31中的所述两凹槽317的位置必须是呈镜像对称。换句话说，所述两凹槽317的基面区块3111、3121是彼此对准。

更详细地来说明，在本发明内埋式被动元件3的该第三实施例中，各膜层结构32的第一导电层321的该漩涡段3211是设置于各凹槽317的基面区块3111、3121，且各第一导电层321的延伸段3212与桥接段3213是对应设置于各凹槽317的环面区块3112、3122，并自各漩涡段3211的外端3214及内端3215延伸至各凹槽317外，各膜层结构32的磁性层324是对应填置于各凹槽317中，并覆盖于各第一导电层321与各绝缘层326；该内埋式被动元件3是作为一共模滤波器使用。

此处需特别说明的是，当本发明内埋式被动元件3是做为该共模滤波器使用时，该膜层结构2的数量必须是偶数个，且数量呈偶数个的膜层结构32必须彼此对准才能发挥共模滤波器的功效。因此，在此前提之下，该主体31内的凹槽317的数量也是对称的偶数个。

本发明内埋式被动元件3的量产方法的一第一实施例，是以MEMS制程来制作出如图10与图11所示的第一实施例的内埋式被动元件3，包含一步骤(a)、一步骤(b)，及一步骤(c)。

参阅图17与图18，该步骤(a)是于一基板4的相反设置的一上表面41及一下表面42分别形成一具有一预定图案的第一光阻层(图未示)，并蚀刻(etching)裸露于所述第一光阻层的预定图案外的该基板4，以令该基板4成形出一预形体5阵列，且该预形体5阵列与该基板4的一周缘连接。各预形体5沿一第一方向X依序具有彼此相连的一基座51、至少一连接部52，及一如该第一实施例所述的主体31。 该预形体5阵列中的所述主体31是沿该第一方向X或沿一与该第一方向X夹一预定角度的第二方向Y彼此间隔排列。较佳地，该基板4是由该以硅为主的材料或该金属材料所构成，于此不再多加赘述；此外，该基板4是以该上表面41至该下表面42的距离定义出该基板4的一厚度；具体来说，该基板4的厚度是等于各主体31的厚度t。又，各预形体5的主体31的外观尺寸及其凹槽317深度d已说明于前，且d/t的适用范围及其原因也已说明于前，于此不再多加赘述。

在本发明量产方法的该第一实施例中，该基板4是以石英基板为例做说明，但不限于此。此处需补充说明的是，当本发明该基板4是由该以硅为主的材料所构成时，为适当地保护该预形体5阵列免受蚀刻剂的破坏，于该步骤(a)前，尚需在该基板4的上表面41与下表面42上形成一金属保护层，以令所述具有预定图案的光阻层是形成于各金属保护层上。此外，该预形体5阵列是如图17与图18所示，该步骤(a)的各预形体5的连接部52的数量是两个，各预形体5的所述连接部51是沿该第二方向Y彼此间隔排列，且该预形体5阵列中的所述主体31是沿该第二方向Y彼此间隔排列，该预定角度是以90度为例做说明，但不限于此；各预形体5的主体31还具有相反设置的一第五面区315与一第六面区316，且各主体31的第五面区315与第六面区316皆衔接于其第一面区311与其第二面区312；各基座51与各连接部52分别具有一轮廓面510、520，各基座51的轮廓面510包括相反设置的一第一侧缘511及一第二侧缘512，且各连接部52的轮廓面520包括相反设置的一第一端521与一第二端522，各连接部52的第一端521与第二端522是分别对应连接于各基座51的第二侧缘512与各主体31的第五面区315，以令各连接部52的轮廓面520是对应衔接于各主体31的轮廓面310与各基座51的轮廓面510。

此外，如图17与图18所示，该步骤(a)的各连接部52的一宽度是沿该第一方向X递减，且各连接部52于邻近其第二端522处具有至少一切槽5221，各连接部52的切槽5221是自其轮廓面520的一顶面区(图未显示元件符号)及其一底面区(图未显示元件符号)两者其中一者，朝其顶面区及其底面区两者其中另一者延伸，且是自其连接部52的轮廓面沿该第二方向Y凹陷。在本发明量产方法的该第一实 施例中，各连接部52的切槽5221的数量是两个，各连接部52的该两切槽5221其中一者(显示于图18的上方切槽5221)是自其轮廓面520的顶面区朝其底面区延伸，且各连接部52的该两切槽5221其中另一者(显示于图18的下方切槽5221)是自其轮廓面520的底面区朝其顶面区延伸。关于各预形体5中的所述连接部52宽度沿该第一方向X递减及其切槽5221的作用，则容后说明。

参阅图19至图23，该步骤(b)是在各凹槽317处填置至少一如该第一实施例所述的内埋式被动元件3的膜层结构32。在本发明量产方法的该第一实施例中，该膜层结构32的数量是一个；此外，该步骤(b)的膜层结构32包括该磁性层324，且该步骤(b)依序包括以下步骤：一步骤(b11)、一步骤(b12)、一步骤(b13)、一步骤(b14)，及一步骤(b15)。

如图19所示，该步骤(b11)是于各凹槽317中填置各磁性层324(图19仅显示单一个预形体5的主体31的凹槽317为例做说明)。更具体地来说，该步骤(b11)的各磁性层324的填充技术，主要是先将一含有磁性陶瓷粉末(magnetic ceramic powder)、有机溶剂与黏结剂(binder)的组成物混炼(compounding)成一膏状体(paste)的磁性陶瓷生坯(green)后，再通过挤压程序(extruding)于各主体31的凹槽317中填充该磁性陶瓷生坯；于填充完磁性陶瓷生坯后，固化(curing)各凹槽317内的磁性陶瓷生坯，以使磁性陶瓷生坯中的有机溶剂挥发并令其黏结剂固化以迫使各磁性层324中的磁性陶瓷粉末能结合于各主体31上并完成该步骤(b11)。适用于本发明的磁性陶瓷粉末可以是具有反尖晶石结构(inverse spinel structure)的铁氧磁体(ferrite，Fe₃O₄)。

如图20所示，该步骤(b12)是于各主体31的轮廓面310上与各磁性层324形成一前驱物层(precursor layer)6。图20也只显示单一预形体5的主体31的轮廓面310、单一磁性层324与单一前驱物层6为例做说明。

如图21所示，该步骤(b13)是于所述前驱物层6上形成一光阻层7，该光阻层7具有多个线路图案区71，各线路图案区71是对应裸露出各前驱物层6的一局部区域61。图21同样只显示出单一前驱物层 6与该光阻层7的单一线路图案区71为例做说明。

参阅图21同时配合参阅图22与23，该步骤(b14)是于各前驱物层6上镀制该膜层结构32的该第一导电层321，令各第一导电层321对应形成于各前驱物层6的该部分区域61，以围绕于各主体31的该第一面区311、该第二面区312、该第三面区313及该第四面区314并构成如内埋式被动元件3的该第一实施例的线圈，且该线圈为一外绕式线圈。该步骤(b15)是移除该光阻层7与各前驱物层6的被该光阻层7的各电路图案区71所覆盖的一剩余区域，令各内埋式被动元件3是做为该第一实施例所述的扼流器使用。

较佳地，该步骤(b12)的各前驱物层6是一含有铂(Pt)、钯(Pd)、金(Au)、银(Ag)，或铜(Cu)等催化性金属源的活性材料层(active layer)，或一导电性晶种层(conductive seed layer)。此处需补充说明的是，当该步骤(b12)的各前驱物层6是该活性材料层时，该步骤(b14)的各第一导电层321是以化学镀法(electroless plating)分别形成于各前驱物层6的该局部区域61上；当该步骤(b12)的各前驱物层6是该导电性晶种层时，该步骤(b14)的各第一导电层321是以电镀法(electroplating)分别形成于各前驱物层6的该局部区域61上。在本发明量产方法的该第一实施例中，该步骤(b12)的各前驱物层6是该导电性晶种层，且该步骤(b14)的各第一导电层321是以电镀法分别形成于各前驱物层6的该局部区域61上。

此处需补充说明的是，本发明量产方法的该第一实施例于实施完该步骤(b15)后，还可在各第一导电层321上覆盖一保护层(图未示)，以确保各第一导电层321的线圈不受外界环境氧化导致其阻值受到不良的影响。此外，本发明量产方法的该第一实施例中的步骤(b11)的磁性层324并不限于使用磁性陶瓷粉末，其也可以使用铁(Fe)、钴(Co)、镍(Ni)等磁性金属粉末。但有条件的是，当本发明量产方法的该第一实施例的步骤(b11)是使用该磁性金属粉末做为该磁性层324时，其必须在该步骤(b11)后预先在磁性层324上形成一电性绝缘层，以防止该第一导电层321因接触到磁性金属粉末而产生短路。

参阅图24，该步骤(c)是于该步骤(b)的步骤(b15)后，于所述连接部52处由上而下或由下而上地分别施予一外力，令各主体31自各 连接部52脱离以量产出如该第一实施例所述的内埋式被动元件3。

整合本发明量产方法的该第一实施例的详细说明可知，各预形体5的连接部52的宽度沿该第一方向X递减以及显示于图17与图18中的各连接部52的切槽5221的主要目的，是令该量产方法于执行该步骤(c)时，有利于受该外力所折断以达量产化的效用。值得一提的是，各切槽5221也可于该步骤(a)成形出各连接部52后，再另以切割(scriber)形成于各连接部52上，或是另外于该步骤(a)后在该基板4的上表面41与下表面42上形成一第二光阻层以对应裸露出各连接部52的待成形的切槽5221处，并通过蚀刻的方式成形于各连接部52上。

根据本发明量产方法的该第一实施例的详细说明可知，本发明通过MEMS制程所量产的内埋式被动元件3的各主体31的外观尺寸变化空间大。以小尺寸的被动元件来说，各主体31的外观尺寸可以落在数百微米(μm)等级；以大尺寸的被动元件来说，各主体31的外观尺寸也可落在数十毫米(mm)甚或是数百毫米等级。最重要的是，d/t最大值可控制在0.95，以致于各凹槽317具有足够的容积来填置各膜层结构32的磁性层324。此对于元件性能来说，各扼流器的磁导率可有效地获得提升。

再者，本发明是通过蚀刻该基板4以成形出该预形体5阵列的各主体31，各主体31为一体结构，不像图1所示的积层式磁芯电感器，于所述电路陶瓷片11、12、13、14相邻界面间存在有强度不足的问题。除此之外，本发明经该步骤(b12)至步骤(b14)所构成的各第一导电层(也就是外绕式线圈)321，是基于各主体31的呈立体态的轮廓面310上所形成的前驱物层6，以通过电镀法或化学镀法来形成，各第一导电层(也就是外绕式线圈)321也为一体结构，其制程简化，不只不会有如图1所示的各电路图案112、122、132、142间因非连续界面而产生非奥姆式接触，或增加阻抗从而产生额外的电热效应等问题；更无须如前案1一样，构成该内绕式的线圈仍需实施多达十三道的程序，制程相当繁琐。

本发明内埋式被动元件3的量产方法的一第二实施例，是以MEMS制程来制作出如图12与图13所示的第二实施例的内埋式被动元件3。 本发明量产方法的该第二实施例大致上是相同于该第一实施例，其不同处是在于，该步骤(a)的预形体5阵列中的各主体31是如该内埋式被动元件3的该第二实施例所述的主体31(见图25与图26)，且该步骤(b)有别于该第一实施例的步骤(b)。本发明量产方法的该第二实施例的该步骤(b)的各膜层结构32包括该磁性层324、该介电层325、该绝缘层326、该第二导电层322，及该第三导电层323；此外，该步骤(b)包括以下步骤：一步骤(b21)、一步骤(b22)、一步骤(b23)、一步骤(b24)，及一步骤(b25)。

参阅图27，该步骤(b21)是于各凹槽317处形成各膜层结构32的该第一导电层321与该绝缘层326，各第一导电层321具有该漩涡段3211、该自其漩涡段3211的外端3214延伸至各凹槽317外的延伸段3212，及该自其漩涡段3211的内端3215延伸至各凹槽317外的桥接段3213，以令各第一导电层321构成如内埋式被动元件3的该第二实施例所述的线圈，且各绝缘层326对应覆盖各第一导电层321的漩涡段3211并裸露出其所对应的漩涡段3211的该内端3215。

参阅图28，该步骤(b22)是于各凹槽317中填置各膜层结构32的该磁性层324与该介电层325两者其中一者。

参阅图29，该步骤(b23)是形成各膜层结构32的该第二导电层322。

参阅图30，该步骤(b24)是于各凹槽317处填置各膜层结构32的该磁性层324与该介电层325两者其中另一者。本实施例中步骤(b22)填置磁性层324，而于步骤(b24)形成介电层325。

参阅图31，该步骤(b25)是形成各膜层结构32的该第三导电层323。

详细地来说，依照本发明量产方法的该第二实施例的步骤(b21)至步骤(b25)来实施时，各膜层结构32的该磁性层324与该介电层325两者其中一者，是相对其磁性层324与其介电层325两者其中另一者靠近各凹槽317的基面区块3111、3121(见图13)；各膜层结构32的该第一导电层321是接触于其所对应的该磁性层324；各膜层结构32的该磁性层324与该介电层325是对应夹置于其第一导电层321、其第二导电层322与其第三导电层323间，以令各内埋式被动元件3是 做为该第二实施例所述的电感电容滤波器使用。

在本发明量产方法的该第二实施例中，是依序实施该步骤(b21)、该步骤(b22)、该步骤(b23)、该步骤(b24)与该步骤(b25)。具体地来说，该步骤(b21)是于各凹槽317形成各第一导电层321(见图27)；该步骤(b22)是在各凹槽317中填置各膜层结构32的该磁性层324，以覆盖各第一导电层321与各绝缘层326(见图28)；该步骤(b23)是于各磁性层324上形成各膜层结构32的第二导电层322并令各膜层结构32的第一导电层321的延伸段3212与其第二导电层322电连接(见图29与图13)；该步骤(b24)是于各凹槽317处的第二导电层322上填置各膜层结构32的介电层325(见图30)；该步骤(b25)是于各膜层结构32的介电层325上形成各膜层结构32的第三导电层323，并令各膜层结构32的第一导电层321的桥接段3213与其第三导电层323电连接(见图31与图13)。此处需特别要说明的是，本发明量产方法的该第二实施例的步骤(b)的实施步骤并非仅局限于此段所述的顺序，其能够视实际制程需求，来改变各凹槽317内的第一导电层321、第二导电层322、第三导电层323、磁性层324、介电层325间的配置关系，只要满足该磁性层324与该介电层325是对应夹置于其第一导电层321、其第二导电层322与其第三导电层323间的需求便可。

本发明内埋式被动元件3的量产方法的一第三实施例，是以MEMS制程来制作出如图15与图16所示的第三实施例的内埋式被动元件3。本发明量产方法的该第三实施例大致上是相同于该第二实施例，其不同处是在于，该步骤(a)的预形体5阵列中的各主体31是如该内埋式被动元件3的该第三实施例所述的主体31(见图32与图33)，且该步骤(b)有别于该第二实施例的步骤(b)。本发明量产方法的该第三实施例的该步骤(b)的各膜层结构32包括该磁性层324与该绝缘层326；此外，该步骤(b)包括以下步骤：一步骤(b31)，及一步骤(b32)。

参阅图34，该步骤(b31)是于各凹槽317处形成各膜层结构32的该第一导电层321与该绝缘层326。详细地来说，本发明量产方法的该第三实施例的步骤(b31)是相同于该第二实施例的步骤(b21)，各第一导电层321具有该漩涡段3211、该自各漩涡段3211的外端3214 延伸至各凹槽317外的延伸段3212，及该自各漩涡段3211的内端3215延伸至各凹槽317外的桥接段3213，以令各第一导电层321构成如内埋式被动元件3的该第三实施例所述的线圈，且各绝缘层326对应覆盖各第一导电层321的漩涡段3211并裸露出其所对应的漩涡段3211的该内端3215。

参阅图35，该步骤(b32)是于各凹槽317中填置各膜层结构32的磁性层324，以令各内埋式被动元件式3是做为该第三实施例所述的共模滤波器使用。

整合上述量产方法的各实施例的详细说明可知，本发明通过MEMS制程所量产的内埋式被动元件3的各主体31的外观尺寸可达数百微米(μm)等级至数百毫米(mm)等级，且d/t最大值可控制在0.95以致于各凹槽317具有足够的容积来填置各膜层结构32的磁性层324。此对于元件性能来说，各扼流器的磁导率或是各电感电容滤波器或各共模滤波器的磁导率皆可有效地获得提升。

再者，以本发明内埋式被动元件3的该第一实施例(扼流器)举例来说，本发明是通过该步骤(a)来蚀刻该基板4以成形出该预形体5阵列的各主体31，各主体31为一体结构，不像图1所示的积层式磁芯电感器一样，于所述电路陶瓷片11、12、13、14相邻界面间存在有强度不足的问题；除此之外，本发明经该步骤(b12)至步骤(b14)所构成的各第一导电层(也就是外绕式线圈)321也为一体结构，且制程简化，不只不会有如图1所示的各电路图案112、122、132、142间因非连续界面而产生非奥姆式接触，或增加阻抗从而产生额外的电热效应等问题；更无须如前案1一般，构成该内绕式的线圈仍需实施多达十三道的程序，制程相当繁琐。又，各预形体5的连接部52上的切槽5221，能令该量产方法于执行该步骤(c)时，有利于受该外力所折断，有效地提升量产化的效用。

综上所述，本发明内埋式被动元件及其量产方法，是通过MEMS制程直接蚀刻该基板4以成形出该预形体5阵列中的基座51、连接部52与主体31，各连接部52的切槽5221设计可提升量产化的效用，各主体31本身因呈一体结构而强度高，不会有层间剥离的问题，且各主体31的外观尺寸可控制在数百微米(μm)等级至数百毫米(mm)等 级间，而d/t的最大值则可维持在0.95以致于各主体31的凹槽317具有足够的容积；就被动元件的性能来说，各凹槽31内能填置足够量的该磁性层324，一方面，在缩小元件体积的前提下并不会损耗其磁导率的性能，另一方面，在量产大尺寸的被动元件的前提下，各主体31的凹槽317仍具有足够的空间可填置磁性层324；此外，根据量产方法的该第一实施例的实施手段来看，只需三个步骤便可形成外绕式线圈(也就是该第一导电层321)，程序相当简化，所以确实能达成本发明的目的。