多信道瞬时电压抑制器的制作方法

本发明涉及一种瞬时电压抑制器，尤其涉及一种低电容的多信道瞬时电压抑制器。

背景技术：

随着目前科技的高速发展，集成电路广泛用于电子装置中。所属领域的技术人员知晓静电放电(electrostaticdischarge,esd)是集成电路的主要问题之一。在esd事件下，集成电路可能被损坏。

在已知的技术领域中，常利用瞬时电压抑制器(transientvoltagesuppressors,tvs)来进行静电放电防护动作。请参照图1a显示的已知低电容瞬时电压抑制器的电路图。瞬时电压抑制器100包括稳压二极管(zenerdiode)zd1以及多个二极管du11～du22、二极管dd11～dd22。为减低瞬时电压抑制器所提供的电流路径上的等效电容值，已知技术领域中常利用在输入输出端ioa1、输入输出端ioa2与电源端pwr间以及输入输出端ioa1、输入输出端ioa2与接地端gnd间配置一个以上的二极管，并通过二极管上寄生电容的串联，来降低电流路径上的等效电容值。

然而，随着瞬时电压抑制器的信道数增加，在每个信道上所增加的二极管配置，会使瞬时电压抑制器所需要的电路面积大幅增加(请参照图1b显示的已知的多信道低电容瞬时电压抑制器的电路图)，而使得电路成本大幅提升。

技术实现要素：

本发明提供一种多信道瞬时电压抑制器，在节省电路面积的前提下，达成降低电容的目标。

本发明的多信道瞬时电压抑制器包括电源端、接地端、共同总线、多个二极管串、稳压二极管以及二极管数组。二极管串耦接在电源端以及共同总 线间。每个二极管串耦接一输入输出端。稳压二极管耦接在电源端以及共同总线间。二极管数组耦接在共同总线与接地端之间，包括第一旁路二极管以及第二旁路二极管。第一旁路二极管的阳极耦接接地端与第二旁路二极管的阴极，第二旁路二极管的阳极耦接共同总线与第一旁路二极管的阴极。

在本发明的一实施例中，上述的每个二极管串包括第一信道二极管与第二信道二极管。第一信道二极管与第二信道二极管串联连接，输入输出端耦接在第一信道二极管与第二信道二极管之间的共同接点，且第一信道二极管的另一端耦接电源端，第二信道二极管的另一端耦接共同总线。

在本发明的一实施例中，当一高于接地端电压的静电放电电压存在于其中一个上述多个输入输出端时，第一电流路径经由输入输出端、第一信道二极管、电源端、稳压二极管、共同总线、第一旁路二极管至接地端。

在本发明的一实施例中，当一低于接地端电压的静电放电电压存在于其中一个上述多个输入输出端时，第二电流路径经由接地端、第二旁路二极管、共同总线、其中一个该第二信道二极管至与第二信道二极管耦接的输入输出端。

在本发明的一实施例中，上述的共同总线包括边缘区与中间区，并具有多个连接节点，二极管数组连接在共同总线中的其中之一个节点。

在本发明的一实施例中，上述的二极管数组连接于中间区的连接节点。

在本发明的一实施例中，上述的二极管数组连接于该边缘区的连接节点。

本发明的多信道瞬时电压抑制器包括多个二极管串、稳压二极管以及二极管数组。二极管串耦接在电源端与共同总线之间，每个二极管串包括一相应的输入输出端。稳压二极管耦接在电源端与共同连接节点之间。二极管数组包括第一旁路二极管以及第二旁路二极管。第一旁路二极管耦接在共同连接节点与参考接地端之间，并提供经由共同总线至参考接地端的第一电流路径。第二旁路二极管与第一旁路二极管反向并联，并提供由参考接地端至共同总线的第二电流路径。

基于上述，本发明通过共同总线，提供二极管数组给多个二极管串共享，并在当静电放电电压被施加于输入输出端时，通过二极管数组中被导通的第一旁路二极管或第二旁路二极管有效的降低电流路径上的等效电容值。如此一来，多信道瞬时电压抑制器的电路面积不至于大幅的增加，在不影响静电 放电电流宣泄效益的条件下，有效减低电路成本。

本发明中，多个二极管串共享一个二极管数组，电路中的二极管数量不会因为二极管串的数量增加而大幅增加，在信道数量越多的瞬时电压抑制器越能凸显本发明的优点。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1a显示已知的低电容瞬时电压抑制器的电路图；

图1b显示已知的多信道低电容瞬时电压抑制器的电路图；

图2显示本发明一实施例的多信道瞬时电压抑制器的示意图；

图3a以及图3b分别显示本发明实施例的多信道瞬时电压抑制器发生不同状态的静电放电现象时的动作示意图；

图4显示本发明实施例的多信道瞬时电压抑制器的电路配置方式的示意图。

附图标记：

100、200、400：瞬时电压抑制器

zd1：稳压二极管

ioa1、ioa2、io1～ion、io1～io8：输入输出端

pwr：电源端

211～21n、411～418：二极管串

du11～du22、dd11～dd22：二极管

du1～du4、dd1～dd4：信道二极管

dc1、dc2：旁路二极管

coe：共同总线

gnd：接地端

pa1、pa2：电流路径

220、420：二极管数组

mp：中心位置

z1、z2：边缘区

zc：中间区

具体实施方式

请参照图2，图2显示本发明一实施例的多信道瞬时电压抑制器的示意图。多信道瞬时电压抑制器200包括多个二极管串211～21n、稳压二极管zd1以及二极管数组220。二极管串211～21n分别由信道二极管(channeldiode)du1与信道二极管dd1、信道二极管du2与信道二极管dd2、信道二极管du3与信道二极管dd3以及信道二极管du4与信道二极管dd4串接而成。各二极管串211～21n耦接在电源端pwr以及共同总线coe间，且二极管串211～21n彼此间相互并联。二极管串211～21n包括多个信道二极管，且在各二极管串211～21n中，两个相邻的信道二极管，其相耦接的端点形成输入输出端io1～ion。以二极管串211为范例，二极管串211包括信道二极管du1以及dd1。信道二极管du1的阴极耦接至电源端pwr，信道二极管du1的阳极耦接至信道二极管dd1的阴极，且与输入输出端io1相耦接。另外，信道二极管dd1的阳极则耦接至共同总线coe。

在本实施例中，稳压二极管zd1耦接在电源端pwr以及共同总线coe间。稳压二极管zd1的阴极耦接至共同总线coe，而稳压二极管zd1的阳极耦接至电源端pwr。

在本发明实施例中，二极管数组220耦接至共同总线coe。二极管数组220包括旁路二极管(bypassdiode)dc1以及旁路二极管dc2。旁路二极管dc1耦接在共同总线coe间与接地端gnd间，旁路二极管dc2则与旁路二极管dc1并联耦接。细节上来说明，旁路二极管dc1的阳极耦接至共同总线coe，而旁路二极管dc1的阴极耦接至接地端gnd，藉此，在当旁路二极管dc1被导通时，旁路二极管dc1可提供由共同总线coe至接地端gnd的导通路径。此外，旁路二极管dc2的阴极耦接至共同总线coe，而旁路二极管dc2的阳极耦接至接地端gnd，并藉此，在当旁路二极管dc2被导通时，旁路二极管dc2可提供由接地端gnd至共同总线coe的导通路径。

当静电放电现象发生时，输入输出端io1～ion中的任一个与接地端gnd间产生电流路径，并藉此宣泄静电放电现象时所产生的电流，以达到静电放电保护的功效。

图3a以及图3b分别显示本发明实施例的多信道瞬时电压抑制器在静电放电时的动作示意图。在图3a中，以一个正向的静电放电电压存在于输入输出端io2为范例(即静电放电电压的电压值大于0伏特)，二极管串212中的二极管du2会被导通。对应于此，基纳而二极管zd1会发生齐纳击穿(zenerbreakdown)，而旁路二极管dc1也对应被导通。如此一来，当正向的静电放电电压被施加于输入输出端io2时，产生电流路径pa1。静电放电电流由电流路径pa1宣泄，达到静电放电保护的功效。

在另一方面，请参照图3b，当负向的静电放电电压存在于输入输出端io2时(即静电放电电压的电压值小于0伏特)，信道二极管dd2以及信道二极管dc2被导通，并形成电流路径pa2。静电放电现象所产生的静电放电电流由电流路径pa2宣泄，达到静电放电保护的功效。

由上述说明可知，本发明实施例在输入输出端io1～ion与电源端pwr间配置一个或多个的上端二极管(如信道二极管du2)，并配合二极管数组220中的旁路二极管dc1来产生电流路径pa1。并在输入输出端io1～ion与共同总线coe间配置一个或多个的下端二极管(如信道二极管dd2)，且配合二极管数组220中的旁路二极管dc2来产生另一电流路径pa2。如此，不同状态的静电放电现象所产生的静电放电电流都可以得到宣泄，达成静电放电保护的功效。重点在于，通过与上端二极管串联耦接的旁路二极管dc1，或者，通过与下端二极管串联耦接的旁路二极管dc2，电流路径上的等效电容值都可以有效的被减小，提升静电放电保护的效果。

本发明实施例通过设置两个旁路二极管dc1、旁路二极管dc2，不论多信道瞬时电压抑制器200所提供的信道数为多少，都可以有效降低电流路径上的等效电容值，而不用相应增设额外的二极管，进而有效节省多信道瞬时电压抑制器200所需要的布局面积。

图4显示本发明实施例的多信道瞬时电压抑制器的电路配置方式的示意图。多信道瞬时电压抑制器400包括二极管串411～418、稳压二极管zd1、共同总线coe以及二极管数组420，其中二极管数组420的位置可以适度的进行调整。举例来说，共同总线coe上可具有多个连接节点，并包括边缘区z1、边缘区z2与中间区zc。二极管串411～414以及二极管串415～418对称于一位在中间区zc的中心位置mp来配置。二极管数组420可以配置在中 间区zc中且邻近于中心位置mp的位置，或直接配置在中心位置mp上，并与共同总线coe耦接。如此一来，输入输出端io1～io8至二极管数组420的电流路径长度可以均匀化。

此外，二极管数组420也可配置在边缘区z1或边缘区z2并与共同总线coe耦接(如图2所示)。二极管数组420配置在边缘区z1或边缘区z2的电路布局难度较低，也较容易优化电路面积。

综上所述，本发明上述实施例通过设置两个背对背的二极管所形成的二极管数组，藉此调降电流路径上的等效电容值。如此一来，无论多信道瞬时电压抑制器中具有的信道数量有多少，都可在不增加电路面积的前提下，降低多信道瞬时电压抑制器的电容值，提升静电放电保护的效益。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。