一种利用盖帽层退火结晶的多晶硅制备方法与流程

本发明涉及半导体行业超大规模集成电路制造技术，具体涉及一种利用盖帽层退火结晶制备多晶硅的方法。

背景技术：

集成电路发明至今已有五十多年，集成电路一直遵循摩尔定律发展，即：在价格不变的情况下，集成电路的集成度每十八个月增加一倍，性能提升一倍。随着时间的推移，集成度在逐步提高，器件尺寸随之减小。但随着器件尺寸的缩小也给器件性能带来了一系列挑战：源漏电场对沟道的影响增加，使得栅对沟道的控制能力减弱；栅介质厚度按比例减薄，栅泄漏电流逐渐增加；源漏寄生电阻增加降低了器件的驱动电流；沟道横向电场和纵向电场的增加，载流子在沟道中散射增加，迁移率降低。所以，减小特征尺寸的难度越来越大。传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。

三维集成技术的出现，为半导体和微电子技术的持续发展提供了一个新的技术方案。它是一种与器件结构和工艺无关的技术方向，能够不依赖于特征尺寸的不断缩小而仍旧保持摩尔定律向前发展。所谓三维集成，广义上是指将多层集成电路芯片堆叠键合，通过穿透衬底的三维互连实现多层之间的电信号连接。狭义上是指在前道工艺中将不同器件分不同层次堆叠连接起来，实现单位面积上的集成度提升。

利用多晶硅薄膜作为有源层形成场效应晶体管，能够在不增加芯片面积的基础上增加芯片集成度，在三维集成方面拥有巨大潜力。但是多晶硅场效应晶体管的性能直接依赖于多晶硅薄膜的特性，直接淀积的多晶硅薄膜的晶粒尺度、表面粗糙度、薄膜电阻率等方面对于制备高性能器件还存在优化空间，由于对非晶硅改性得到高质量多晶硅薄膜可控性高，一直是业界研究的热点。因此，如何通过工艺条件优化使得非晶硅薄膜质量提高成为研究的关键。

技术实现要素：

针对以上现有技术中存在的问题，本发明提出了一种利用盖帽层退火结晶制备多晶硅方法，通过在非晶硅薄膜上淀积盖帽层后再进行退火结晶，能够使再结晶得到的多晶硅薄膜晶粒尺寸更大、表面粗糙度更低、晶格更有序。

本发明的利用盖帽层退火结晶的多晶硅制备方法，包括以下步骤：

1)在硅衬底上制备一层介质隔离层；

2)在介质隔离层上淀积一层非晶硅薄膜；

3)在非晶硅薄膜上淀积盖帽层，覆盖非晶硅薄膜，盖帽层的材料采用能够与非晶硅薄膜产生应力，同时又不与非晶硅薄膜发生化学反应的介质材料；

4)对非晶硅薄膜进行退火结晶处理，在盖帽层与非晶硅薄膜的接触面上优先生长成核活化点，促进晶粒长大进行重排与重组，同时盖帽层对非晶硅薄膜的表面施加应力，使得晶粒再结晶过程中生长受到限制，当晶粒在垂直方向上的尺寸达到非晶硅薄膜的厚度之后，晶粒不再沿垂直方向生长，只沿表面方向生长，从而再结晶得到有序的多晶硅薄膜；

5)通过干法刻蚀或湿法腐蚀去除盖帽层，从而得到在介质隔离层上的多晶硅薄膜。

其中，在步骤1)中，采用热氧化方法在硅衬底上制备介质隔离层；介质隔离层的材料采用氧化硅或氮化硅。

在步骤2)中，淀积的方法采用低压化学气相淀积(Low Pressure Chemical Vapor Deposition，LPCVD)或等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，PECVD)，保证淀积的非晶硅薄膜具有较好的厚度均匀性。非晶硅薄膜的厚度在40nm～120nm之间。

在步骤3)中，盖帽层的材料采用氮化硅或碳化硅，既能够与非晶硅薄膜产生应力，同时又不与非晶硅薄膜发生化学反应。

在步骤4)中，退火方法采用快速热退火(Rapid Temperature Annealing，RTA)或炉退火，两种退火方式的温度区间为800℃～1100℃，优选950℃；快速热退火时间为10s～120s，优选60s；炉退火的时间为10min～60min，优选30min。

在步骤5)中，采用干法刻蚀或湿法腐蚀去除盖帽层；当盖帽层采用氮化硅材料时，采用热磷酸溶液湿法腐蚀去除盖帽层，腐蚀温度为120℃～170℃；当盖帽层采用碳化硅时，采用硅烷和氧气的混合气体干法刻蚀去除盖帽层。

本发明采用在非晶硅薄膜上淀积盖帽层，由于再结晶过程的成核活化点优先在接触面处形成，因而盖帽层的引入使得成核活化点形成概率大大提高，成核活化点增多，利于晶粒长大进行重排与重组；另一方面因为盖帽层的引入增加了应力，使得晶粒再结晶过程中生长的有序性提高，内部缺陷减少，得到的多晶硅薄膜的质量显著提高。

本发明的优点：

(1)再结晶后得到的多晶硅的晶粒尺寸明显变大，内部缺陷减少，与直接淀积多晶硅薄膜结晶相比，效果更好；

(2)由于再结晶过程中盖帽层将晶粒限制在表面方向生长，得到的多晶硅薄膜的表面粗糙度极大地降低；

(3)晶格更加有序，能在垂直方向形成与非晶硅薄膜的厚度尺寸相当的大晶粒；

(4)与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。

附图说明

图1为根据本发明的利用盖帽层退火结晶的多晶硅制备方法在硅衬底上制备介质隔离层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’方向的剖面图；

图2为根据本发明的利用盖帽层退火结晶的多晶硅制备方法淀积非晶硅薄膜的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’方向的剖面图；

图3为根据本发明的利用盖帽层退火结晶的多晶硅制备方法淀积盖帽层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’方向的剖面图；

图4为根据本发明的利用盖帽层退火结晶的多晶硅制备方法退火非晶硅再结晶的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’方向的剖面图；

图5为根据本发明的利用盖帽层退火结晶的多晶硅制备方法去除盖帽层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’方向的剖面图；

图6为根据本发明的利用盖帽层退火结晶的多晶硅制备方法得到的多晶硅薄膜的拉曼光谱图；

图7为非晶硅薄膜再结晶的原子力显微镜AFM形貌图，其中，(a)为未淀积盖帽层的形貌图，(b)为淀积了盖帽层的形貌图；

图8为非晶硅薄膜再结晶的透射电子显微镜TEM形貌图，其中，(a)为未淀积盖帽层的形貌图，(b)为淀积了盖帽层的形貌图。

具体实施方式

下面结合附图，通过具体实施例，进一步阐述本发明。

本实施例的纳米尺度细线条的多晶硅的制备方法，包括以下步骤：

1)在Si(100)的硅衬底1上热氧化形成100nm厚的SiO₂作为介质隔离层2，如图1所示；

2)在介质隔离层2上利用LPCVD方法淀积40nm厚的非晶硅薄膜3，如图2所示；

3)PECVD淀积40nm厚的氮化硅作为盖帽层4，如图3所示；

4)以950℃，35s的退火条件进行快速热退火，非晶硅线条再结晶，形成多晶硅薄膜5，如图4所示；

5)采用热磷酸溶液去除盖帽层4，腐蚀温度为170℃，从而得到在介质隔离层2上的多晶硅薄膜5，如图5所示。

本实施例的实验结果：

拉曼测试可以表征再结晶非晶硅薄膜的结晶度和晶粒尺寸。由图6的拉曼光谱可知，随着加入盖帽层再退火结晶的方法，半高宽(FWHW)相较与无盖帽层再结晶更低，拉曼峰更加尖锐，表明加入盖帽层限制这种工艺改良方法能够有效地提高多晶硅薄膜的晶粒大小，减少内部缺陷。

图7是未淀积盖帽层与淀积盖帽层的非晶硅再结晶的原子力显微镜AFM形貌图。由图7可知，引入盖帽层再结晶后，得到的多晶硅薄膜的表面粗糙度得到大幅度降低，表面更加平整，更适合作为三维集成的有源区。

图8是未淀积盖帽层与淀积盖帽层的非晶硅再结晶的透射电子显微镜TEM形貌图。可以从图8中看出，多晶硅薄膜的晶格排列更加整齐，晶粒大小与非晶硅膜厚相当，而傅立叶变换图也表明淀积盖帽层再结晶得到的多晶硅薄膜具有更好的多晶态。

综上，本发明对提高多晶硅薄膜的晶粒尺寸、优化薄膜表面粗糙度，提高晶格有序性有积极作用。

最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。