用于后段制程的牺牲的非晶硅硬掩膜的制作方法

本发明一般涉及半导体装置的金属化。更具体地说，本发明涉及在后段制程(Back End of the Line，BEOL)金属化期间改善铜晶种覆盖。

背景技术：

随着装置的缩小，金属化变得更加挑战，尤其在该装置特征(feature)上充分的铜晶种覆盖变得至关重要。不连续的铜晶种覆盖导致不良的镀铜与“铜线间隙”。一个试图解决方案采用牺牲的氮化硅层，其在形成铜阻挡层与铜晶种层前使用稀氢氟酸移除。此效果可降低整体的介电质高度以改善在该特征上的铜晶种覆盖。然而，虽然改善了金属化缺陷，牺牲的氮化硅本身可能引入其他缺陷并可能导致介电质被击穿。

因此，需要一种方式以减少或消除后段制程金属化中不连续的铜晶种覆盖。

技术实现要素：

本发明的一个态样中，半导体装置的金属化方法能克服现有技术的缺点，并提供额外的优点。该方法包括提供用于电耦合一或多个下层(underlying)的半导体装置的起始金属化结构，该结构包括具有一或多个金属填充通孔位于其中的介电材料底层、在该底层上方的保护层、及在该保护层上方的介电材料顶层。该方法更包括在该介电材料顶层上方形成非晶硅的牺牲层；在该牺牲层上方形成保护层；以及在该一或多个金属填充通孔上方形成通过每个层的至少一个通孔，以露出该一或多个金属填充通孔的该金属。

在第二态样，提供了一种中间半导体结构。该半导体结构包括用 于电耦合一或多个下层的半导体装置的金属化结构，该结构包括具有一或多个金属填充通孔位于其中的介电材料底层、在该底层上方的保护层、及在该保护层上方的介电材料顶层。该结构更包括在该介电材料顶层上方的非晶硅的牺牲层、在该牺牲层上方的保护层、及在该一或多个金属填充通孔上方通过每个层的至少一个通孔，以露出该一或多个金属填充通孔的该金属。

本发明的特征、优点以及其它的目的，将从以下对本发明的各个态样采取与附图结合的详细描述变得显而易见。

附图说明

图1是用于电耦合一或多个下层的半导体装置的起始金属化结构的一个实施例的剖面图，该结构包括具有一或多个金属填充通孔位于其中的介电材料底层、在底层上方的保护层、及在保护层上方的介电材料顶层(例如，层间介电质)。根据本发明的一或多个态样，也如图1所示，非晶硅的牺牲层位于起始金属化结构上方，且保护层位于牺牲层上方。

图2根据本发明的一或多个态样，描绘在图1的保护层上方形成光刻堆迭后的结构的实施例，该光刻堆迭包括：例如底部硬掩膜层(例如，旋涂硬掩膜)、在底部硬掩膜层上方的氮氧化硅层、在氮氧化硅层上方的底部抗反射层(bottom anti-reflective coating，BARC)层、及在BARC层上方的图案化光刻阻挡材料层(例如，光阻剂)。

图3根据本发明的一或多个态样，描绘图2在使用光刻堆迭与反应性离子蚀刻制程，以产生通过各个层到达每一个或多个金属填充通孔的开口之后的结构的实施例。

图4根据本发明的一或多个态样，描绘图3在经选择性地移除保护层，以露出非晶硅的牺牲层之后的结构的实施例。

图5根据本发明的一或多个态样，描绘图4在经移除牺牲层，以露出介电材料顶层之后的结构的实施例。

图6根据本发明的一或多个态样，描绘图5在以导电材料(例如，铜)填充通孔之后的结构的实施例。

图7根据本发明的一或多个态样，描绘图6在经平坦化(例如， 使用化学机械研磨制程)以露出通孔的导电性材料之后的结构的实施例。

具体实施方式

本发明的态样与某些特征、优点、及细节，以下将参照在附图中示出的非限制性的实施例更充分地说明。省略公知的材料、制造工具、制程技术等详细描述，以免不必要地模糊本发明。然而，应当理解的是，详细描述与具体实施例虽然指出了本发明的各种态样，但仅是以示例的方式示出，并且不作为限制的方式。从本公开的各种替换、修改、添加、与/或布置，基于本发明概念的精神与/或范围对本领域技术人员是显而易见的。

近似的语言，如本文整个说明书与权利要求书中使用的，可以用于修饰任何定量表达，这些可以容许改变而不致改变其所涉及的基本功能。因此，通过一或多个术语，诸如“约”修饰的值不限于指定的精确值。在一些情况下，近似的语言可对应于仪器的精确度测量值。

本文所用的术语仅是为了描述特定实施例的目的，并非意在限制本发明。如本文中所使用的，单数形式“一”、“一个”与“该”也意图包括复数形式，除非上下文另外明确指出。将进一步理解，术语“组成”(以及任何形式的组成，例如“构成”与“包含”)，“具有”(以及任何形式的具有，例如“具备”与“拥有”)，“包括”(以及任何形式的包括，例如“包含”与“含有”)，以及“包含”(以及任何形式的包含，例如“包括”与“含有”)是开放式的连系动词。其结果是，一个方法或装置“包括”、“具有”、“含有”或“包含”一或多个步骤或元件即拥有这些一或多个步骤或元件，但是不限于仅仅拥有这些一个或多个步骤或元件。同样地，方法的步骤或装置的元件“组成”、“具有”、“包括”或“包含”一或多个特征即拥有那些一或多个特征，但并不限于仅仅拥有那些一个或更多的功能。此外，即以某种方式配置的装置或结构被以至少那种方式配置，但是也可以用未列出的方式来配置。

如本文所使用的，术语用于指两个物理元素“连接”时是指两个物理元件之间的直接连接，而术语“耦合”可以是直接连接或通过一或多个中间元件的连接。

如本文所用，术语“可”与“可以是”表明在一组情况内发生的可能性；一个具有某种属性、特性或功能；与/或通过表达一或多个能力、性能、可能性的相关修饰动词来修饰另一个动词。因此，“可”与“可以为”的使用表示修饰的术语明显地适当，能够或适合指定的能力、功能或使用，尽管考虑到，在某些情况下，修饰的术语可能有时并不是适当、能够或适合的。例如，在某些情况下，可以预期的事件或能力，而在不能发生所述事件或能力的其他情况-此差别由术语“可”与“可以是”撷取。

参考下面的附图，为便于理解，其中没有画出比例，其中，相同的附图标记在所有不同的附图中用于表示相同或相似的元件。

图1是用于电耦合一或多个下层的半导体装置(未示出；例如，晶体管)的起始金属化结构100的一个实施例的剖视图，该结构包括具有一或多个金属(例如，铜)填充通孔104位于其中的介电材料底层102、在底层上方的保护层106、及在保护层上方的介电材料顶层108(例如，层间介电质)。根据本发明的一或多个态样，也如图1所示，非晶硅的牺牲层110位于起始金属化结构上方，且保护层112位于牺牲层上方。

介电层102可以是任何合适的介电质(例如，二氧化硅)。保护层106可以包括例如为氮化硅的硬掩膜材料。介电层108可以包括例如超低k介电质(即，具有约2.6或更小的介电常数)。保护层112为例如金属硬式遮罩，可以包括例如金属氮化物(例如，氮化钛、氮化铝、氮化钨等)。

起始金属化结构可以常规制造，例如，使用已知的方法与技术。此外，除非另外指出，传统方法与技术可以被用于实现本发明的制造过程的各个步骤。然而，尽管为简单起见仅展示整体结构的一部分，但可以理解的是，事实上许多这样的结构通常包括多个一般制造的半导体装置。层110与112的形成可使用例如一或多个传统方法与技术来完成。

图2根据本发明的一或多个态样，描绘在图1的保护层112上方形成光刻堆迭114后的结构的实施例，该光刻堆迭包括：例如底部硬掩膜层116(例如，旋涂硬掩膜)、在底部硬掩膜层上方的氮氧化硅层 118、在氮氧化硅层上方的底部抗反射层(BARC)层120、及在BARC层上方的图案化光刻阻挡材料层122(例如，光阻剂)。光刻堆迭与图案化层的形成可使用例如一或多个传统方法与技术来完成。

图3根据本发明的一或多个态样，描绘图2在使用光刻堆迭(图2，114)与例如反应性离子蚀刻制程，以产生通过各个层到达一个或多个金属填充通孔104的开口124之后的结构的实施例。

图4根据本发明的一或多个态样，描绘图3在经选择性地移除该保护层(图3，112)，以露出非晶硅的牺牲层110之后的结构的实施例。移除该保护层可使用例如一或多个传统方法与技术来完成。

图5根据本发明的一或多个态样，描绘图4在经移除牺牲层(图4，110)，以露出介电材料顶层108之后的结构的实施例。移除非晶硅的牺牲层可采用例如选择性湿式蚀刻(例如，四甲基氢氧化铵[tetramethyammonium hydroxide；TMAH]的溶液)来完成。

图6根据本发明的一或多个态样，描绘图5在以导电材料126(例如，铜)填充通孔(图5，124)之后的结构的实施例。在一个实施例中，铜填充可采用例如铜电镀制程来完成。

图7根据本发明的一或多个态样，描绘图6在经平坦化128(例如，使用化学机械研磨制程)以露出通孔(图5，124)的导电性材料126之后的结构的实施例。

在第一态样中，上述公开的是半导体装置金属化的方法。该方法包括提供用于电耦合一或多个下层的半导体装置的起始金属化结构，该结构包括具有一或多个金属填充通孔位于其中的介电材料底层、在底层上方的保护层、及在保护层上方的介电材料顶层。该方法更包括在介电材料顶层上方形成非晶硅的牺牲层；在牺牲层上方形成保护层；以及在一或多个金属填充通孔上方形成通过每个层的一或多个通孔，以露出一或多个金属填充通孔的金属。

在一个实施例中，该方法可以更包括例如选择性地移除该保护层，并移除非晶硅的牺牲层。在一个实施例中，移除非晶硅的牺牲层可以包括例如采用选择性湿式蚀刻制程。在一个实施例中，该选择性湿式蚀刻制程可以包括例如使用四甲基氢氧化铵(TMAH)溶液。

在一个实施例中，以第一态样的方法形成一或多个通孔可以包括 例如使用反应性离子蚀刻制程。

在其他实施例中，形成一或多个通孔可以包括例如采用光刻。在一个实施例中，通过光刻形成一或多个通孔更包括例如使用反应性离子蚀刻制程。

在一个实施例中，第一态样的方法可以更包括例如以导电材料填充一或多个通孔。

在一个实施例中，该填充可以包括例如使用铜电镀制程。在另一实施例中，该填充可以包括例如以导电材料过量填充至少一个通孔，并将过量的导电材料平坦化以露出一或多个填充通孔。

在第二态样中，上述公开的是一个中间半导体结构。该半导体结构包括用于电耦合一或多个下层的半导体装置的金属化结构，该结构包括具有一或多个金属填充通孔位于其中的介电材料底层、在底层上方的保护层、及在保护层上方的介电材料顶层。该结构更包括在介电材料顶层上方的非晶硅的牺牲层、在牺牲层上方的保护层、及在一或多个金属填充通孔上方通过每个层的至少一个通孔，以露出一或多个金属填充通孔的金属。

虽然已经在此描述与示出本发明的若干态样，本领域的技术人员能够通过替代态样达到同样的目的。因此，所附的权利要求书旨在涵盖所有这样的替代态样，以落在本发明的真实精神与范围内。