本发明涉及半导体技术领域,具体涉及一种金属电极制备方法及压接式igbt。
背景技术:
全控型电力电子器件igbt(insulatedgatebipolartransistor),由于其具备优越的门极控制功能、较低的通态损耗以及驱动电路简单等优点,广泛应用于大功率高压设备领域。全控型电力电子器件igbt从封装形式来分主要包括压接式igbt和焊接式igbt。其中,压接式igbt相较于焊接式igbt不需要芯片焊接,无引线键合,可减小寄生电感,同时实现双面散热,可靠性更高。同时压接式封装igbt特点的短路失效模式易于串联应用,被广泛应用于特高压hvdc、静态无功补偿等领域。
压接式igbt在应用过程中需要承受8-65kn的压力,这个压力将对芯片结构产生影响进而影响其电热特性,如击穿电压、阈值电压、饱和电压和热阻特性。目前主要通过在压接式igbt的芯片正面增加金属厚度的方式,利用金属的延展性缓冲igbt芯片承受的压力,但是igbt芯片沟道区依旧接触压力,无法避免压力对芯片的影响。
技术实现要素:
为了克服现有技术的缺陷,本发明提供了一种金属电极制备方法及压接式igbt。
第一方面,本发明中一种金属电极制备方法的技术方案是:
所述制备方法包括:
在衬底上淀积氧化层,且所述衬底上预设的压力接触区对应的氧化层的厚度大于预设的非压力接触区对应的氧化层的厚度;
在所述氧化层上顺次淀积第一金属层和第二金属层,形成金属电极。
进一步地,本发明提供的一个优选技术方案为:
所述非压力接触区包括所述衬底中沟道区对应的区域,所述压力接触区为所述衬底中非压力接触区以外的区域。
进一步地,本发明提供的一个优选技术方案为:所述压力接触区对应的氧化层的厚度大于非压力接触区对应的氧化层的厚度1.5~6um。
进一步地,本发明提供的一个优选技术方案为:所述在第一金属层上淀积第二金属层之前包括:在所述衬底上预设的非压力接触区对应的第一金属层上淀积钝化层。
进一步地,本发明提供的一个优选技术方案为:所述在第一金属层上淀积第二金属层包括:
在所述衬底上预设的压力接触区对应的第一金属层上淀积第二金属层;
或者,
在所述第一金属层上淀积第二金属层,且所述衬底上预设的压力接触区对应的第二金属层的厚度大于预设的非压力接触区对应的第二金属层的厚度。
进一步地,本发明提供的一个优选技术方案为:
所述第一金属层的厚度为4um;
所述第一金属层采用铝,所述第二金属层采用铝、银或者包括钛、镍和银构成的多层金属。
第二方面,本发明中一种压接式igbt的技术方案是:
所述压接式igbt包括:
衬底;
氧化层,其淀积在所述衬底的正面,且所述衬底上预设的压力接触区对应的氧化层的厚度大于预设的非压力接触区对应的氧化层的厚度;所述非压力接触区包括所述衬底中沟道区对应的区域,所述压力接触区为所述衬底中非压力接触区以外的区域;
第一金属层,其淀积在所述氧化层上;
第二金属层,其淀积在所述第一金属层上。
进一步地,本发明提供的一个优选技术方案为:
所述第二金属层淀积在所述压力接触区对应的第一金属层上。
进一步地,本发明提供的一个优选技术方案为:
所述压力接触区对应的第二金属层的厚度大于非压力接触区对应的第二金属层的厚度。
进一步地,本发明提供的一个优选技术方案为:
所述压接式igbt还包括钝化层;
所述钝化层淀积在与所述非压力接触区对应的氧化层上。
与最接近的现有技术相比,本发明的有益效果是:
1、本发明提供的一种金属电极制备方法,压力接触区对应的氧化层厚度大于非压力接触区对应的氧化层的厚度,可以减少压接式igbt的沟道区承受的压力;同时,通过在衬底上顺次淀积第一金属层和第二金属层形成金属电极,能够增加压接式igbt的金属层厚度,从而缓解整个压接式igbt承受的压力;
2、本发明提供的一种压接式igbt,其包括两层金属层,且其衬底上预设的压力接触区对应的氧化层的厚度大于预设的非压力接触区对应的氧化层的厚度,可以有效提高压接式igbt的压力承受能力。
附图说明
图1:本发明实施例中一种压接式igbt结构示意图;
图2:本发明实施例中另一种压接式igbt结构示意图;
图3:一种图1所示压接式igbt的第二金属层俯视图;
图4:另一种图1所示压接式igbt的第二金属层俯视图;
图5:图2所示压接式igbt的第二金属层俯视图;
其中,1:第一金属层;2:钝化层;3:第二金属层;4:氧化层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面对本发明实施例提供的一种金属电极制备方法进行说明。
本实施例中可以按照下述步骤制备金属电极,具体为:
1、在衬底上淀积氧化层,且衬底上预设的压力接触区对应的氧化层的厚度大于预设的非压力接触区对应的氧化层的厚度。其中,非压力接触区包括衬底中沟道区对应的区域,压力接触区为所述衬底中非压力接触区以外的区域。本实施例中压力接触区对应的氧化层的厚度可以大于非压力接触区对应的氧化层的厚度1.5~6um。
2、在氧化层上顺次淀积第一金属层和第二金属层,形成金属电极。
本实施例中压力接触区对应的氧化层厚度大于非压力接触区对应的氧化层的厚度,可以减少压接式igbt的沟道区承受的压力;同时,通过在衬底上顺次淀积第一金属层和第二金属层形成金属电极,能够增加压接式igbt的金属层厚度,从而缓解整个压接式igbt承受的压力。
进一步地,步骤2可以按照下述步骤实施。
1、在衬底压力接触区对应的第一金属层上淀积第二金属层。
图1为本发明实施例中一种压接式igbt结构示意图,如图所示,氧化层4淀积在衬底的正面,其中非压力接触区non-contact包括沟道区mosregion所在的区域,压力接触区contactregion为非压力接触区以外的区域。其中,压力接触区contactregion与集电极区域collectingelectroderegion的部分区域对应,非压力接触区non-contact与设备区域deviceregion,及集电极区域collectingelectroderegion的部分区域对应。第一金属层1沉积在氧化层4上,第二金属层contactmetal3淀积在与压力接触区对应的第一金属层1上,其中第一金属层4的厚度为4um;第一金属层采用铝,第二金属层3采用铝、银或者包括钛、镍和银构成的多层金属。
图3为一种图1所示压接式igbt的第二金属层俯视图,如图所示,第二金属层3为长条形金属,且多个长条形金属并行排布,各个长条形金属之间没有连接。其中,压力接触区contactregion占用面积较小,芯片的非压力接触区non-contact,即芯片的有源区较大,芯片的电流有效面积较大。
图4为另一种图1所示压接式igbt的第二金属层俯视图,如图所示,第二金属层3为网状金属,压力接触区contactregion相互连接,且其占用面积较大,芯片的非压力接触区non-contact,即芯片的有源区较小,芯片的电流有效面积较小。
本实施例中第二金属层3还可以采用任意形状的金属,同时这些任意形状的金属也可以任意排布。其中压力接触区contactregion占整个芯片的面积占比越大,压力分布越均匀,但芯片的电流有效面积越小,反之亦然。
本实施例中通过设置第二金属层形成独立的压力接触区,可以有效消除压接式igbt承受的压力对其沟道区的影响。
2、在第一金属层上淀积第二金属层,且衬底上预设的压力接触区对应的第二金属层的厚度大于预设的非压力接触区对应的第二金属层的厚度。
图2为本发明实施例中另一种压接式igbt结构示意图,如图所示,本实施例中氧化层4淀积在衬底的正面,其中非压力接触区non-contact包括沟道区所在的区域,压力接触区contactregion为非压力接触区以外的区域。第一金属层1沉积在氧化层4上,第二金属层3淀积第一金属层1上。其中第一金属层的厚度为4um;第一金属层采用铝,第二金属层采用铝、银或者包括钛、镍和银构成的多层金属。
图5为图2所示压接式igbt的第二金属层俯视图,如图所示,第二金属层3完全覆盖在第一金属层1上。
本实施例中通过设置第二金属层虽然未形成独立的压力接触区,但有效增加了金属电极的厚度,因而可以有效减小压接式igbt承受的压力对其沟道区的影响。
本发明还提供了一种压接式igbt,并给出了具体实施例。
本实施例中压接式igbt包括衬底、氧化层、第一金属层和第二金属层。其中,
氧化层淀积在衬底的正面,且衬底上预设的压力接触区对应的氧化层的厚度大于预设的非压力接触区对应的氧化层的厚度。
第一金属层淀积在氧化层上。
第二金属层淀积在第一金属层上。其中,第二金属层可以淀积在压力接触区对应的第一金属层上;也可以淀积在第一金属层上且压力接触区对应的第二金属层的厚度大于非压力接触区对应的第二金属层的厚度。
进一步地,本实施例中压接式igbt还可以包括下述结构。
本实施例中压接式igbt还包括钝化层,其淀积在与非压力接触区对应的氧化层上。
本实施例中压接式igbt包括两层金属层,且其衬底上预设的压力接触区对应的氧化层的厚度大于预设的非压力接触区对应的氧化层的厚度,可以有效提高压接式igbt的压力承受能力。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。