用于具有内连线结构的半导体装置的方法与流程

本发明的实施例涉及一种用于具有内连线结构的半导体装置的方法及一种具有内连线结构的半导体装置，特别涉及一种用于确定具有内连线结构的半导体装置的电化腐蚀的方法及一种具有防止电化腐蚀的内连线结构的半导体装置。

背景技术：

在一些制造过程中，可执行湿清洗过程以从半导体装置移除残余物。此湿清洗过程通常使用水性hf(水氢氟酸)溶液或其它适当的基于hf的溶液。此类化学溶液可导致半导体装置中一些金属线中的腐蚀，这归因于电化腐蚀的现象。电化腐蚀是指电化学过程，其中在存在电解质的情况下当两种金属电接触时一种金属优先于另一金属腐蚀。由于金属线充当阳极且因此在电解溶液(例如，hf)处理期间经受强制且不想要的氧化，所以金属线易受腐蚀。

技术实现要素：

在一些实施例中，在用于具有内连线结构的半导体装置的方法中，接收设计布局。识别设计布局中的金属线，所述金属线具有至少一个通孔在其上且不向下与氧化物扩散区耦合。从设计布局获得与金属线耦合的栅极氧化物的面积。所述方法包括确定栅极氧化物的面积是否大于第一预定值。在栅极氧化物的面积大于第一预定值时，电荷释放路径与金属线耦合。

在一些实施例中，一种半导体装置具有内连线结构。半导体装置的内连线结构包括：栅极氧化物；金属线，其与栅极氧化物耦合且形成于栅极氧化物上方；及放电路径，其与金属线耦合，其中金属线具有至少一个通孔形成于其上且不向下与氧化物扩散区耦合。

在一些实施例中，一种半导体装置具有内连线结构。半导体装置的内连线结构包括：栅极氧化物；及金属线，其与栅极氧化物耦合且形成于栅极氧化物上方，其中金属线具有多个通孔形成于其上且不向下与氧化物扩散区耦合。在半导体中，多个通孔包括冗余通孔，且通过冗余通孔防止金属线与多个通孔之间的腐蚀。

附图说明

在结合附图阅读时，从下文详细描述最佳地理解本揭示的方面。应注意，根据行业中的标准实践，各种特征未按比例绘制。事实上，为清晰地论述，可任意地增大或减小各种特征的尺寸。

图1a到1h是展示用于在半导体装置中形成内连线结构的示范性过程中的电化腐蚀的起因及效果的示意图。

图2是展示半导体装置的示范性内连线结构处的电化腐蚀的剖面图。

图3a到3e是不同条件下的内连线结构的照片图。

图4是用于确定在半导体装置的内连线结构中是否发生电化腐蚀的方法的流程图。

图5a及5b是根据本发明的一些实施例的半导体装置中的内连线结构的剖面图。

图6a是根据本发明的一些实施例的半导体装置的布局图。

图6b是根据本发明的一些实施例的沿线aa'截取的图6a中所说明的半导体装置的剖面图。

图7a是不具有校正保护的半导体装置的内连线结构的示意图。

图7b是根据本发明的一些实施例的半导体装置中的内连线结构的示意图。

图7c是根据本发明的一些实施例的半导体装置中的内连线结构的示意图。

具体实施方式

下文揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述元件及配置的特定实例以简化本揭示。当然，这些仅为实例且并非具限制性。例如，下文描述中第一特征形成于第二特征上方或第二特征上可包含其中第一特征及第二特征为直接接触而形成的实施例，且也可包含其中额外特征可形成于第一特征与第二特征之间，使得第一特征及第二特征可能不直接接触的实施例。另外，本发明实施例可在各个实例中重复元件符号及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外，为了方便描述，本文中可使用空间关系术语(例如“下面”、“下方”、“之下”、“下部”、“之上”、“上方”、“到…上”、“上部”、“下部”、“左”、“右”及类似术语)来描述如图中所说明的一个元件或特征对另一元件或特征的关系。空间关系术语除涵盖图中所描绘的定向之外，还希望涵盖装置在使用中或操作中的不同定向。设备可以其它方式(旋转90度或以其它定向)进行定向，且可因此同样地解释本文中所使用的空间关系描述词。应理解，在元件被提及为“连接到”或“耦合到”另一元件时，所述元件可直接连接到或耦合到另一元件。另外，在元件被提及为与另一元件“连接”或“耦合”时，所述元件可与另一元件间接连接或耦合；例如，可存在任何中介元件。

本发明的实施例涉及一种确定在半导体装置中是否发生电化腐蚀的方法。此外，本发明的实施例提供一种具有用于防止电化腐蚀的内连线结构的半导体装置。

图1a到1h是展示用于在半导体装置10中形成内连线结构的示范性过程中的电化腐蚀的起因及效果的示意图。参考图1a，在制造中的半导体装置10可包含金属线101、金属线101上的蚀刻停止层102及蚀刻停止层102上的电介质膜103。光致抗蚀剂层104沉积于电介质膜103上。将理解，一些内连线件(例如，金属线及接触件)或元件(例如，晶体管或二极管)可形成于金属线101下方。出于简单及清晰的目的，图1a到1h中未展示形成于金属线101下方的这些内连线件或元件。

在一些实施例中，蚀刻停止层102是电介质氮化物层，例如，氮化硅层或氮化铝层。利用化学气相沉积(cvd)实施用于沉积氮化物层的示范性过程。用于cvd的合适源气体可包含硅烷及氨或氮。如果要沉积氮化铝层，那么可通过在氮气氛中与铝靶进行反应性溅镀(rs)而形成所述层。虽然电介质氮化物是用于蚀刻停止层102的所要材料，但所述层的功能将用作针对电介质膜103的蚀刻停止。

在沉积蚀刻停止层102之后，随后沉积电介质膜103。电介质膜103可包含基于二氧化硅的材料，其可呈掺磷硅酸盐玻璃(psg)、掺硼psg(bpsg)、四乙酯原硅酸盐(teos)或类似物的形式。此外，低温电介质或聚酰亚胺也可适于电介质膜103。在沉积之后，可在例如回蚀过程或化学机械抛光(cmp)操作中将电介质膜103平坦化。

接着，图案化及蚀刻电介质膜103以在其中形成开口。图案化是使用光刻技术来完成。在操作中，将光致抗蚀剂104沉积于电介质膜103上且在图案化掩模下将光致抗蚀剂104选择性地暴露于紫外光以形成紫外光暴露光致抗蚀剂105，如图1a中所展示。在浸没于光致抗蚀显影剂中之后，紫外光暴露光致抗蚀剂105溶解于光致抗蚀显影剂中，从而暴露电介质膜103的一部分，如图1b中所展示。未暴露于紫外光的光致抗蚀剂104的部分保护电介质膜103的部分使其免于蚀刻。

接着，执行部分蚀刻过程以移除紫外光暴露光致抗蚀剂105下方的电介质膜103的部分。参考图1c，在电介质膜103中形成浅开口106。随后，在另一图案化掩模下将电介质膜103上的剩余光致抗蚀剂104选择性地暴露于紫外光以形成紫外光暴露光致抗蚀剂105'，如图1d中所展示。在再次浸没于光致抗蚀显影剂中之后，紫外光暴露光致抗蚀剂105'溶解于光致抗蚀显影剂中，从而导致如图1e中所展示的结构。接着，执行全蚀刻过程以移除紫外光暴露光致抗蚀剂105'下部的电介质膜103的部分。参考图1f，在电介质膜103中形成开口107(包括沟槽及通路孔)并将其延伸到蚀刻停止层102中。蚀刻停止层102因此保护金属线101使其免于蚀刻。

为了形成图1f中所展示的开口107，采用干蚀刻处理。在干蚀刻处理期间，以远快于蚀刻停止层102(其可包含电介质氮化物)的速度蚀刻电介质膜103。如果蚀刻停止层102是氮化硅层，那么用来形成开口107以延伸穿过电介质膜103到蚀刻停止层102的合适蚀刻化学物包含c2f6及氩或c3f8及氩(具有或不具有co)。相同蚀刻化学物可用来停止氮化铝蚀刻停止层中的开口107。在干蚀刻过程之后，开口107尚未延伸到金属线101。然而，在一些实施例中，开口107延伸穿过电介质膜103及蚀刻停止层102且因此通过一或多个干蚀刻过程而暴露金属线101。

为了将开口延伸到金属线101，接着移除开口内的蚀刻停止层102的部分。在上文所提及的干蚀刻过程之后，使用湿清洗(例如，湿蚀刻)溶液(例如基于hf的溶液)来移除光致抗蚀剂104及蚀刻停止层102的残余物。如果金属线101下方的金属氧化物半导体(mos)晶体管的栅极氧化物待与金属线101耦合，且如果用来移除光致抗蚀剂104及蚀刻停止层102的残余物的清洗溶液包含例如基于hf的混合物，那么由于电化腐蚀效果而发生金属线101的底蚀(侵蚀)，如图1g中所展示。另外，在一些实施例中，如果开口107在湿蚀刻之前停止于金属线101中，那么湿清洗溶液可在金属线101的表面上致使电化腐蚀效果。

在清洗光致抗蚀剂104及蚀刻停止层102的残余物之后，将导电材料沉积到图1h中所展示的开口107中以形成导电通孔108及另一金属线110。理想地，通孔108与金属线101接触以提供良好导电性。然而，归因于在湿清洗期间金属线101上的电化腐蚀效果，在通孔108与金属线101之间形成空隙109。所述空隙109导致非所要导电性或甚至摧毁通孔108与金属线101之间的导电性。

图2是展示半导体装置20的示范性内连线结构处的电化腐蚀的剖面图。参考图2，半导体装置20包含栅极氧化物201，接触件202，氧化物扩散(od)区(也称为定义氧化层区，即，主动区)203及209，金属线204a到204f及206a到206c，通孔205a到205g、207a及207b以及栅极210。在一些实例中，采用较高装置集成密度的半导体装置(例如鳍式场效应晶体管(finfet)半导体装置)在单个半导体裸片上包含十亿个晶体管。finfetnmos及pmos晶体管形成于od区中。od区定义每一晶体管的作用区，即，其中形成晶体管的栅极下方的源极、漏极及通道的区。od被定义为在非作用区之间，例如浅沟槽隔离(sti)或场氧化物(fox)区。od区含有pmos或nmos晶体管。间断(间隙)使相邻od区分离。在特定情况下，od区之间的这些间断致使装置性能劣化。在越来越深的亚微米特征大小半导体装置中，这些装置的电特性越来越受od密度变化的影响。例如，由与od区相关联的非作用区中的浅沟槽隔离(sti)致使的压缩力使nmos晶体管性能劣化。如果在半导体装置的裸片上存在高梯度od密度，那么归因于od密度变化的此性能劣化甚至更显著。虽然pmos晶体管性能在一些压缩力下改进，但pmos驱动电流的可预测性也受od密度变化的负面影响，在存在高梯度od密度的情况下尤为如此。

出于简单及清晰的目的，未展示电介质层，例如图1a到1h中的蚀刻停止层102及电介质膜103。在于栅极氧化物201上方形成金属线及通孔的过程期间，由于栅极氧化物201尚未通电，所以栅极氧化物201将充当大电容器，例如，mos型电容器。此大电容器可存在于半导体装置中的混合信号或射频电路、解耦电容器或锁相回路电路中。此外，在形成金属线及通孔的过程期间，来自栅极氧化物201的电荷可积累于半导体装置20的内连线结构中的上层处。例如，如果在形成通孔205a到205g、金属线204a到204f、氧化物扩散区203、接触件202与栅极氧化物201之后形成金属线206a到206c的层，那么来自栅极氧化物201的电荷积累于金属线206a及206b两者处。除此之外，电荷将不积累于金属线206c处，这是因为金属线206c尚未与栅极氧化物201耦合。此外，根据与闭合电系统中的电容器相关联的电的基本原理，如果电荷的量及电场的量值保持不变，那么电容器中的电荷的密度保持不变。因此，电容器中的导体的面积越大，导体中所具有的电荷的量越大。在本实施例中，在通孔207a及207b形成之前，金属线206a中的电荷多于金属线206b中的电荷。虚线208清楚地展示积累电荷的路径。

在图2中，在金属线206c与通孔207b之间将不发生电化腐蚀，这是因为氧化物扩散区203不充当用于提供电荷的大电容器。出于相同原因，在电连接到氧化物扩散区203的内连线结构的更高层中的金属线与通孔之间将不发生电化腐蚀。

另外，在金属线204a到204e与和金属线204a与204e相关联的通孔205a到205f之间将不发生电化腐蚀。金属线204a到204d具有大体上相同面积且因此来自栅极氧化物201的电荷均匀地积累于金属线204a到204d处。由于金属线204a到204d中的每一者的面积相对较小，所以金属线204a到204d中的每一者积累较少电荷。在所述情况下，即使金属线204a到204d中的每一者仅具有一个通孔在其上，积累于金属线204a到204d中的每一者与其对应通孔之间的电荷的浓度仍低于积累于金属线206b与通孔207a之间的电荷的浓度。可通过金属线的面积对金属线上的通孔的数目的比率而确定积累于金属线与其对应通孔之间的电荷的浓度。因此，将可能在通孔的数目相对较少或金属线的面积相对较大或两种情况时发生电化腐蚀。作为金属线204e的实例，尽管金属线204e大体上是例如金属线204a到204d中的任何一者的两倍大，但金属线204e与通孔205e及205f中的任何一者之间的电荷的浓度大体上与金属线204a到204d中的任何一者与对应通孔之间的电荷的浓度相同，这是因为金属线204e具有两个通孔在其上。归因于相对较低电荷浓度，在金属线204a到204e中的任何一者与对应通孔之间将不发生电化腐蚀。

另外，在金属线206a及206b与通孔205a到205f之间将不发生电化腐蚀。金属线206a及206b以及通孔205a到205f在图2中被展示为单独结构，但所述金属线206a及206b以及通孔205a到205f是在一个操作中被沉积，因此不在金属线206a及206b与通孔205a到205f之间的界面处执行湿清洗操作。由于不执行湿清洗操作，所以在金属线206a及206b与通孔205a到205f之间的界面处将不发生电化腐蚀。因此，在通孔205a到205e与金属线206a之间以及在通孔205f与金属线206b之间的界面处的电荷的浓度相对较低且可能不发生电化腐蚀。鉴于上述，可推断电化腐蚀是由于三个因素而发生：电荷槽(例如，栅极氧化物201)、电荷积累(归因于其面积远大于其上的通孔的面积的金属线)及高电荷浓度(归因于少量通孔)。在本实施例中，在金属线206b与通孔207a之间发生电化腐蚀。

图3a到3e是不同条件下的内连线结构的照片图。在图3a到3e中的每一者中，展示第一金属线m1、第二金属线m2及金属线m1与m2之间的通孔(未编号)。从下列表1中的不同条件拍摄图3a到3e中的照片图。

表1

从图3a到3e，可发现在与图3b到3e相关联的条件下存在归因于电化腐蚀的空隙。如上文所论述，栅极氧化物在电化腐蚀效果中充当电荷槽。因此，栅极氧化物的面积将确定电荷的量。至于金属线m1的面积对通孔的面积(或数目)的比率与栅极氧化物的面积对通孔的面积的比率，它们确定电荷的积累及电荷的浓度。因此，比率越大，积累或集中的电荷越多。换句话来说，比率越大，电荷积累越多且电荷浓度越高。关于表1中所展示的二极管，其提供用来对电荷放电或释放电荷的路径，此将参考图5a及5b作更详细论述。然而，尽管与图3e相关联的半导体装置与二极管耦合以对电荷放电或释放电荷，但仍将发生严重的电化腐蚀。因此，可观察到具有相对较小面积的二极管无法提供用来对电荷放电或释放电荷的有效路径。

图4是用于确定在半导体装置的内连线结构中是否发生电化腐蚀的方法的流程图。可理解，可由计算机、处理器或其它类似装置执行或实施所述方法。参考图4，在操作401中，接收涉及半导体装置的内连线结构的设计布局。

在操作402中，基于接收到的设计布局，识别内连线结构中的金属线。所识别的金属线具有至少一个通孔在其上且不向下与半导体装置的任何氧化物扩散区耦合。如前文所论述，如果未在金属线上形成通孔，那么将不可能发生电化腐蚀，这是因为不执行湿清洗(或湿蚀刻)。另外，如果金属线向下与氧化物扩散区耦合，那么在所述金属线与其上的通孔之间将不可能发生电化腐蚀，这是因为电荷可放电或释放到氧化物扩散区。因此，如果任何金属线满足所述两个条件，那么无需检验方法流程中的后续条件，这是因为将不可能发生电化腐蚀。

在操作403中，从设计布局确定与所识别的金属线耦合的栅极氧化物的面积。如前文所论述，所述金属线形成于栅极氧化物上方且电连接到栅极氧化物。此外，栅极氧化物的面积确定电荷的量。可理解，栅极氧化物中的电荷越多，电化腐蚀发生的可能性越高。

在操作404中，确定栅极氧化物的面积是否大于第一预定值。可从下列等式1计算第一预定值。

a＝(c*d)/(εr*ε0)

...............................................等式1

在等式1中，“a”代表第一预定值。另外，“εr”表示相对静态电容率，有时称其为栅极氧化物的电介质常数。“εr”随栅极氧化物的材料变化而变化。对于真空，“εr”是1。此外，“ε0”代表电常数，其约为8.854×10^-12f/m(f代表电容单位法拉；m代表米)。在等式1中，“c”代表栅极氧化物的有效电容，其在实施例中约是270×10^-12f(即，270pf)。另外，等式1中的“d”表示栅极氧化物的厚度，且单位是米。例如，在40纳米架构中，“a”(即，第一预定值)约是19200μm²。如果栅极氧化物的面积大于第一预定值，那么可能发生电化腐蚀。如果栅极氧化物的面积不大于第一预定值，那么可能性相对较低。

在操作405及406中，无论栅极氧化物的面积是否大于第一预定值，都从设计布局确定金属线上的通孔的面积。

在操作404及405之后，如果栅极氧化物的面积不大于第一预定值，那么在操作407中比较栅极氧化物的面积对通孔的面积的比率与第二预定值。如果所述比率小于或等于第二预定值，那么可发生电化腐蚀的可能性较低，这是因为通孔的底部处的电荷的浓度过低而无法触发电化腐蚀。相比之下，如果所述比率大于第二预定值，那么可发生电化腐蚀的可能性较高，这是因为通孔的底部处的电荷的浓度足够高以触发电化腐蚀。在一些实施例中，第二预定值的范围是从300000到350000。因此，如果栅极氧化物的面积不大于第一预定值，且如果栅极氧化物的面积对通孔的面积的比率小于或等于第二预定值，那么在操作411中确定金属线免于电化腐蚀。

在操作404及406之后，如果栅极氧化物的面积不大于第一预定值，那么在操作408中比较金属线的面积对金属线上的通孔的面积的比率与第三预定值。如果所述比率小于或等于第三预定值，那么可发生电化腐蚀的可能性较低，这是因为积累于金属线中且集中于通孔的底部处的电荷导致较低电荷浓度，因此不可能触发电化腐蚀。相比之下，如果所述比率大于第三预定值，那么可发生电化腐蚀的可能性较高，这是因为通孔的底部处的电荷的浓度可足够高以触发电化腐蚀。在一些实施例中，第三预定值的范围是从350000到400000。如果在操作408中所述比较反映金属线的面积对通孔的面积的比率小于或等于第三预定值，那么执行操作407中的比较。

如果操作407及408中的比较结果中的任何一者是否定的，那么在操作409中确定金属线是否与二极管耦合。在实施例中，二极管的面积不小于第四预定值。如上文所论述，二极管经配置以用作电荷释放路径。此外，为了有效地释放电荷，二极管具有不小于第四预定值的面积。如果金属线与具有所要面积的二极管耦合，那么可能不发生电化腐蚀。在一些实施例中，第四预定值的范围是从0.25μm²到1μm²。如果操作409中的比较结果是肯定的，那么在操作411中确定金属线免于电化腐蚀。相比之下，如果409中的比较结果是否定的，那么在操作410中确定金属线易受电化腐蚀。

如果半导体装置中的金属线被确定为经受电化腐蚀，那么重新设计与金属线相关联的内连线件，使得金属线中的电荷可经放电、经分散或经释放以防止电化腐蚀。在本发明的实施例中，电荷释放路径耦合到已被确定为经受电化腐蚀的金属线。另外，将电荷释放路径耦合到金属线包括将金属线耦合到具有预定面积的二极管或在金属线上新增额外通孔，其将参考图7a及7b作详细论述。

图5a及5b是根据本发明的一些实施例的半导体装置中的内连线结构的剖面图。具体来说，图5a及5b展示通过与二极管耦合而防止电化腐蚀的实施例。参考图5a，半导体51中的内连线结构包含栅极5010、栅极氧化物5011、氧化物扩散区5012、接触件502、通孔504、导电路径508以及金属线503及505。出于简单及清晰的目的，省略金属线的不同层之间的电介质材料。然而，展示金属线x505的更高层，其中“x”是大于1的整数。假设如果半导体装置51中的金属线1503未通过导电路径508耦合到二极管509，那么将在金属线1503与通孔504之间以其它方式发生电化腐蚀。为了防止电化腐蚀，应释放积累于金属线1503中的电荷。此外，为了释放电荷，新增设计有预定面积的二极管509以通过导电路径508将金属线1503耦合到例如参考电压电平。运用二极管509，在制造过程期间防止与金属线1503相关联的电化腐蚀，这是因为已释放将以其它方式积累于金属线1503与通孔504之间的电荷。

参考图5b，半导体52中的内连线结构包含栅极5010、栅极氧化物5011，氧化物扩散区5012，接触件502，通孔504、506，导电路径508以及金属线503、505及507。出于简单及清晰的目的，省略金属线的不同层之间的电介质材料。然而，展示金属线x505及金属线x+1507的更高层，其中“x”是大于1的整数。假设如果半导体装置52中的金属线x505未通过导电路径508耦合到二极管509，那么将在金属线x505与通孔506之间以其它方式发生电化腐蚀。为了防止电化腐蚀，应释放积累于金属线x505中的电荷。此外，为了释放电荷，新增设计有预定面积的二极管509以通过导电路径508将金属线x505耦合到例如参考电压电平。运用二极管509，在制造过程期间防止与金属线x505相关联的电化腐蚀，这是因为已释放将以其它方式积累于金属线x505与通孔506之间的电荷。

图6a是根据本发明的一些实施例的半导体装置60的布局图，而图6b是根据本发明的一些实施例的沿线aa'截取的半导体装置60的剖面图。具体来说，图6a及6b展示图5a及5b中的二极管509的实例。参考图6a及6b，在本实施例中，半导体装置60包含n型金属氧化物半导体(nmos)晶体管，所述晶体管又包含充当大电容器的栅极氧化物。由n+植入物602及p井601定义的二极管经配置以释放电荷。在其它实施例中，在p型金属氧化物半导体(pmos)晶体管的情况下，由p+植入物(未展示)及n井(未展示)定义的二极管可经配置以释放电荷。出于简单及清晰的目的，图6a及图6b仅展示示范性n+植入物/p井结二极管。所属领域的技术人员可容易基于图6a及6b的揭示内容实现p+植入物/n井结二极管。

因此，在图6a中，二极管包括p井区601、n+植入物区602、浅沟槽隔离(sti)区603及p+植入物区604。环绕sti区603的p+植入物区604充当虚拟作用区(即，虚拟氧化物扩散区)，而由sti区603环绕的n+植入物区602是用于释放电荷的作用区。因而，图5a及5b中所说明的金属线x505可与由sti区603环绕的n+植入物区602中的至少一者耦合用于电荷释放。如果金属线x505与一个以上n+植入物区602耦合，那么二极管具有用于释放电荷的较大有效面积。为了实现有利效果，在实施例中有效面积的范围为从0.25μm²到1μm²。

参考图6b，p井区601形成于衬底604中，且n+植入物区602、sti区603及p+植入物区604形成于p井区601中。

图7a是不具有校正保护的半导体装置71的内连线结构的示意图。参考图7a，假设在半导体装置71中将在金属线x701与通孔703之间发生电化腐蚀，其中通孔703定位于金属线x701与金属线x+1702之间。如前文所提及，形成于金属线x701上的较少通孔703可在金属线x701与通孔703之间导致较高电荷浓度，且因此在金属线701与通孔703之间引发电化腐蚀。如果金属线x701上的通孔703的数目增大，那么金属线x701与通孔703之间的电荷的浓度减小。

图7b及7c分别展示在半导体装置72及73中的金属线x701上新增额外通孔以减小金属线x701与通孔703之间的电荷的浓度的实施例。参考图7b，在半导体装置72中，金属线x701上的通孔703的数目是图7a中所展示的半导体装置71中的两倍。有效地，半导体装置72中的金属线x701与通孔703之间的电荷的浓度是图7a中的半导体装置71中的一半。由于新增额外通孔，所以可稍微修改金属线x+1702的形状以容纳额外通孔。例如，将金属线x+1702的形状变更为狗骨头形状以容纳所有通孔703。运用额外通孔，金属线x701的面积对通孔703的面积的比率小于或等于第三预定值以防止电化腐蚀，其中在实施例中第三预定值的范围是从350000到400000。如果在图7b中金属线x701的面积对通孔703的面积的比率仍大于第三预定值，那么可进一步新增通孔的数目，如图7c中所说明的半导体装置73中所展示。由于新增更多额外通孔703，所以图7c中的半导体73中的金属线x+1702的狗骨头形状经进一步更改以容纳所有通孔703。

在一些实施例中，在用于具有内连线结构的半导体装置的方法中，接收设计布局。识别设计布局中的金属线，所述金属线具有至少一个通孔在其上且不向下与氧化物扩散区耦合。从设计布局获得与金属线耦合的栅极氧化物的面积。所述方法包括确定栅极氧化物的面积是否大于第一预定值。在栅极氧化物的面积大于第一预定值时，电荷释放路径与金属线耦合。

在一些实施例中，一种半导体装置具有内连线结构。半导体装置的内连线结构包括：栅极氧化物；金属线，其与栅极氧化物耦合且形成于栅极氧化物上方；及放电路径，其与金属线耦合，其中金属线具有至少一个通孔形成于其上且不向下与氧化物扩散区耦合。

在一些实施例中，一种半导体装置具有内连线结构。半导体装置的内连线结构包括：栅极氧化物；及金属线，其与栅极氧化物耦合且形成于栅极氧化物上方，其中金属线具有多个通孔形成于其上且不向下与氧化物扩散区耦合。在半导体中，多个通孔包括冗余通孔，且通过冗余通孔防止金属线与多个通孔之间的腐蚀。

前述内容概述若干实施例的特征，使得所属领域的技术人员可更好理解本揭示的方面。所属领域的技术人员应明白，其可容易将本揭示用作用于设计或修改用于实施相同目的的其它过程及结构及/或实现本文中所介绍的实施例的相同优点的基础。所属领域的技术人员也应认识到，这些等效构造不背离本揭示的精神及范围，且其可在不背离本揭示的精神及范围的情况下在本文中作出各种修改、替换及更改。

[元件符号]

10半导体装置

20半导体装置

51半导体

52半导体/半导体装置

60半导体装置

71半导体装置

72半导体装置

73半导体装置/半导体

101金属线

102蚀刻停止层

103电介质膜

104光致抗蚀剂/光致抗蚀剂层

105紫外光暴露光致抗蚀剂

105'紫外光暴露光致抗蚀剂

106浅开口

107开口

108通孔

109空隙

110金属线

201栅极氧化物

202接触件

203氧化物扩散区

204a-204f金属线

205a-205f通孔

206a-206c金属线

207a通孔

207b通孔

208路径

209氧化物扩散区

210栅极

401操作

402操作

403操作

404操作

405操作

406操作

407操作

408操作

409操作

410操作

411操作

502接触件

503金属线1

504通孔

505金属线x

506通孔

507金属线x+1

508导电路径

509二极管

601p井/p井区

602n+植入物/n+植入物区

603浅沟槽隔离(sti)区

604p+植入物区/基板

701金属线x

702金属线x+1

703通孔

5010栅极

5011栅极氧化物

5012氧化物扩散区

m1第一金属线

m2第二金属线