半导体装置及半导体装置的制造方法与流程

本文讨论的实施例涉及一种半导体装置及半导体装置的制造方法。

背景技术：

包括电阻(resistance)元件的半导体装置是已知的。采用半导体衬底中的多晶硅或扩散层作为电阻元件的技术是已知的，该半导体衬底包含离子注入产生的确定杂质、金属、金属氮化物等。此外，在半导体装置中形成具有不同性质的电阻元件的技术是已知的。

日本特开专利公开no.2000-228496

日本特开专利公开no.2003-100749

日本特开专利公开no.09-36310

日本特开专利公开no.2013-243276

电阻元件的电阻值会根据温度变化。如果在半导体装置运行时的温度下，半导体装置中包括的电阻元件的电阻值改变很大，那么包括该电阻元件的半导体装置的性能会变差。

技术实现要素：

根据一个方案，提供一种半导体装置，该半导体装置包括第一多晶硅和第二多晶硅，第一多晶硅包含第一浓度的第一杂质并且具有第一宽度，第二多晶硅包含比第一浓度低的第二浓度的第一杂质，并且具有比第一宽度大的第二宽度，第一多晶硅的温度系数的符号(sign)在第一浓度处改变，第二多晶硅的温度系数的符号在第二浓度处改变。

根据另一个方案，提供一种半导体装置，包括：第一多晶硅，具有负温度系数并且具有第一宽度；以及第二多晶硅，具有正温度系数并且具有大于所述第一宽度的第二宽度。

根据再一个方案，提供一种半导体装置的制造方法，包括：获取第一多晶硅和第二多晶硅的第一杂质的浓度与温度系数之间的关系，所述第一多晶硅具有第一宽度，所述第二多晶硅具有大于所述第一宽度的第二宽度；基于所述关系，设定所述第一多晶硅中的所述第一杂质的第一浓度和所述第二多晶硅中的所述第一杂质的第二浓度；以及形成包含所述第一浓度的第一杂质的所述第一多晶硅和包含所述第二浓度的第一杂质的所述第二多晶硅。

本发明能够抑制半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置的性能变差。

附图说明

图1a至图1c示出电阻元件的结构的示例；

图2示出电阻元件对温度的依赖关系的示例(部分1)；

图3示出电阻元件对温度的依赖关系的示例(部分2)；

图4示出电阻元件对温度的依赖关系的示例(部分3)；

图5是描述温度系数的视图；

图6示出多晶硅的宽度与温度系数之间的关系的示例；

图7示出一组电阻元件的组成比与温度系数的绝对值之间的关系的示例；

图8是描述根据第一实施例的电阻元件的视图(部分1)；

图9是描述根据第一实施例的电阻元件的视图(部分2)；

图10是描述根据第二实施例的电阻元件的视图(部分1)；

图11是描述根据第二实施例的电阻元件的视图(部分2)；

图12是描述根据第二实施例的电阻元件的视图(部分3)；

图13是描述根据第三实施例的电阻元件的视图(部分1)；

图14是描述根据第三实施例的电阻元件的视图(部分2)；

图15是描述根据第三实施例的电阻元件的视图(部分3)；

图16是描述根据第四实施例的半导体装置制造方法的视图(部分1)；

图17是描述根据第四实施例的半导体装置制造方法的视图(部分2)；

图18是描述根据第四实施例的半导体装置制造方法的视图(部分3)；

图19是描述根据第四实施例的半导体装置制造方法的视图(部分4)；

图20是描述根据第四实施例的半导体装置制造方法的视图(部分5)；

图21是描述根据第四实施例的半导体装置制造方法的视图(部分6)；

图22是描述根据第四实施例的半导体装置制造方法的视图(部分7)；

图23a和图23b示出根据第五实施例的半导体装置的结构的第一示例；

图24a和图24b示出根据第五实施例的半导体装置的结构的第二示例；

图25a和图25b示出根据第五实施例的半导体装置的结构的第三示例；以及

图26a和图26b示出根据第五实施例的半导体装置的结构的第四示例。

具体实施方式

将参考图1a至图1c和图2至图7描述半导体装置中采用的电阻元件的结构和特性的第一示例。

图1a至图1c示出电阻元件的结构的示例。

图1a是作为示例的两个电阻元件110和120的局部示意性截面图，两个电阻元件110和120形成在衬底100上。例如，衬底100是半导体衬底101，半导体衬底101在表面100a中具有绝缘膜102(诸如隔离膜等)。宽度为wa的电阻元件110和宽度为比wa大的wb的电阻元件120形成在上述衬底100的表面100a(绝缘膜102)上。作为示例示出的是，电阻元件110和120在表面100a上并排形成，并且厚度相等或接近相等。例如，电阻元件110和120通过采用包含确定浓度的p型或n型杂质的多晶硅而形成。

图1b是作为另一示例的电阻元件130和140的局部示意性截面图，电阻元件130和140形成在衬底100的表面100a(绝缘膜102)上，并且电阻元件130和140的宽度相等或接近相等。电阻元件130和140的宽度是wc或大约wc。作为示例示出的是，电阻元件130和140在表面100a上并排形成，并且厚度相等或接近相等。例如，电阻元件130和140通过采用包含确定浓度的p型或n型杂质的多晶硅而形成。

图1c是作为又一示例的电阻元件150和160的局部示意性截面图。电阻元件150形成在衬底100的表面100a(绝缘膜102)上，电阻元件160形成在衬底100的表面100a中(在半导体衬底101中)。例如，电阻元件150通过采用包含确定浓度的p型或n型杂质的多晶硅而形成。电阻元件160是包含确定浓度的p型或n型杂质的扩散层。

例如，引用图1a至图1c示出的电阻元件作为在半导体装置中采用的电阻元件。

顺便提及，各电阻元件的电阻值会根据温度变化。例如通过电阻元件的尺寸(诸如宽度等)、包含的杂质种类或者杂质浓度来调整电阻元件对温度的依赖关系。

在图2至图4中示出电阻元件对温度依赖关系的示例。

图2和图3表示宽度w分别为0.1μm和10μm的多晶硅的温度(℃)与电阻值比(％)之间的关系的示例。电阻值比表示在各温度下的电阻值与25℃的温度下电阻值的比值。

图2示出多晶硅的温度与电阻值比之间的关系，该多晶硅的宽度w为0.1μm并且包含硼(b)作为p型杂质，其浓度为2.7×10²⁰cm^-3、3.4×10²⁰cm^-3、4.0×10²⁰cm^-3、4.5×10²⁰cm^-3、5.0×10²⁰cm^-3和5.5×10²⁰cm^-3。

图3示出多晶硅的温度与电阻值比之间的关系，该多晶硅的宽度w为10μm并且包含硼作为p型杂质，其浓度为2.7×10²⁰cm^-3、3.4×10²⁰cm^-3、4.0×10²⁰cm^-3、4.5×10²⁰cm^-3、5.0×10²⁰cm^-3和5.5×10²⁰cm^-3。

在图2和图3中，通过外推法获得在硼的浓度为4.5×10²⁰cm^-3、5.0×10²⁰cm^-3和5.5×10²⁰cm^-3时温度与电阻值比之间的关系。具体而言，通过在每个温度下的记录(log)(剂量)与电阻值的关联来计算在每个硼浓度下的电阻值，并且计算电阻值比。

对于宽度w为0.1μm的多晶硅，图2示出以下内容。如果硼的浓度相对低(例如2.7×10²⁰cm^-3)，在温度低于25℃时，电阻值比随温度下降而变得更高，在温度高于25℃时，电阻值比随温度上升而变得更低。对于宽度w为0.1μm的多晶硅，在温度低于25℃时电阻值比倾向于随硼浓度增大而下降，在温度高于25℃时电阻值比倾向于随硼浓度增大而升高。

如图3所示，相同的内容适用于宽度w为10μm的多晶硅。也就是说，如果硼浓度相对低(例如2.7×10²⁰cm^-3)，在温度低于25℃时，电阻值比随温度下降而变得更高，在温度高于25℃时，电阻值比随温度上升而变得更低。对于宽度w为10μm的多晶硅，在低于25℃的温度时电阻值比倾向于随硼浓度的增大而下降，并且在高于25℃的温度时电阻值比倾向于随硼浓度的增大而升高。

此外，图4示出多晶硅的温度与电阻值比之间的关系，该多晶硅的宽度w为10μm并且包含砷(as)作为n型杂质，其浓度为3.0×10²⁰cm^-3、3.5×10²⁰cm^-3和4.0×10²⁰cm^-3。

如图4所示，即使对于宽度w为10μm并且包含砷作为n型杂质的多晶硅，还是在低于25℃的温度时电阻值比倾向于随砷浓度的增大而下降，在高于25℃的温度时电阻值比倾向于随砷浓度的增大而升高。

通过采用温度系数来估计各种电阻元件(诸如上述的分别包含杂质的多晶硅和扩散层等)对温度的依赖关系。

图5是描述温度系数的视图。

图5示出分别包含n型杂质的多晶硅(n-多)和扩散层(n-扩散)的温度(℃)与电阻值比(％)之间的关系的示例。电阻值比表示在各温度下的电阻值与25℃的温度下电阻值的比。

由线性近似表达式给出温度t℃下的电阻值rt：

rt＝r25×{(t-25)×a+1}(1)

其中，r25是在25℃温度下的电阻值，系数a是电阻温度系数(tcr)(ppm/℃)。在图5的示例中，包含n型杂质的多晶硅(n-多)的tcr是-300ppm/℃，包含n型杂质的扩散层(n-扩散)的tcr是1600ppm/℃。

例如，通过采用这样的tcr来估计各电阻元件对温度的依赖关系。

图6示出多晶硅的宽度与温度系数之间的关系的示例。

图6示出在多晶硅具有确定宽度w并且包含根据图2至图4的示例的不同浓度杂质的情况下，获得的多晶硅的宽度w(μm)与tcr(ppm/℃)之间的关系的示例。

在图6的示例中，选择硼作为杂质，并且将包含浓度为3.6×10¹⁹cm^-3、2.7×10²⁰cm^-3、3.4×10²⁰cm^-3和4.0×10²⁰cm^-3的硼且宽度为w的多晶硅的tcr对于宽度w绘图。

如图6所示，如果硼浓度低于1×10²⁰cm^-3(例如为3.6×10¹⁹cm^-3)，则tcr对宽度w的依赖小。

如果多晶硅中硼浓度增大到2.7×10²⁰cm^-3然后到3.4×10²⁰cm^-3，则不管宽度w如何，tcr会降低。在每个硼浓度处，具有较大宽度w的多晶硅具有相对低的tcr。

如果多晶硅中硼浓度进一步增大到4.0×10²⁰cm^-3，则在宽度w相对小的范围中，tcr持续降低，但是另一方面，在宽度w相对大的范围中，tcr开始升高。

如果多晶硅中硼浓度进一步增大，则不管宽度w如何，tcr升高(图2和图3)。

在需要高相对精度的电路(诸如模拟电路等)中，采用这样的电阻元件，该电阻元件采用的多晶硅的宽度w相对大。在即使稍微牺牲相对精度但是通过小面积实现高电阻的电路(诸如实时时钟(rtc)电路等)中，采用这样的电阻元件，该电阻元件采用的多晶硅的宽度w相对小。期望在每种情况下，电阻元件中的多晶硅对温度的依赖小，并且电阻元件中的多晶硅的tcr小。

当通过采用多晶硅在半导体装置中形成具有不同宽度的电阻元件时，例如，可以采用下面的方法。具有不同宽度w的多晶硅形成在衬底上，同时以确定的剂量在它们中注入杂质离子。不同宽度的多晶硅的厚度接近相等。

在这种情况下，可以采用宽度w相对大的多晶硅作为参考来设定注入杂质离子时的剂量(多晶硅中的杂质浓度)，以便于使宽度w相对大的多晶硅的tcr低。结果是，宽度w相对小的多晶硅的tcr会变高(图6)。相反地，如果以宽度w相对小的多晶硅作为参考来设定注入杂质离子时的剂量(多晶硅中的杂质浓度)，以便于使宽度w相对小的多晶硅的tcr低，则宽度w相对大的多晶硅的tcr会变高(图6)。

对于包括采用tcr高的多晶硅而形成的电阻元件的半导体装置，由运行导致的温度升高和下降会引起电阻元件的电阻值的显著变化。结果是半导体装置的性能会变差。

此外，对于半导体装置来说下面的技术是已知的。具有正tcr的电阻元件和具有负tcr的电阻元件串联电连接。通过这样做，一个电阻元件对温度的依赖抵消另一个电阻元件对温度的依赖，并且会使通过连接两个电阻元件形成的元件(连接体)的tcr低。但是采用这种技术，取决于待连接的一组电阻元件的组成比(compositionratio)，可能无法通过连接获得期望的tcr。

图7示出一组电阻元件的组成比与温度系数的绝对值之间的关系的示例。

以在图5中描述的分别包含n型杂质的多晶硅(n-多)和扩散层(n-扩散)的组合作为示例。对于该示例，包含n型杂质的扩散层比上包含n型杂质的多晶硅的组成比(n-扩散/n-多)与tcr的绝对值(ppm/℃)之间的关系在图7中示出。

如图7所示，随着包含n型杂质的扩散层(n-扩散)比上包含n型杂质的多晶硅(n-多)的比值增大，tcr的绝对值一度减小然后增大。在该示例中，当包含n型杂质的扩散层比上包含n型杂质的多晶硅的组成比是大约0.2时，tcr的绝对值是最小化的。因此，将包含n型杂质的扩散层比上包含n型杂质的多晶硅的组成比(n-扩散/n-多)设定成大约0.2，并且将包含n型杂质的扩散层和包含n型杂质的多晶硅连接。此时，包含n型杂质的扩散层的tcr最有效地抵消包含n型杂质的多晶硅的tcr。结果是，形成的连接体的tcr绝对值被最小化。

但是，包含n型杂质的多晶硅和包含n型杂质的扩散层的tcr都相对高。若高tcr相互抵消，组成比从最优值(大约0.2)的偏离易于扩大在偏离时获得的tcr的绝对值与tcr的最小绝对值之间的差。

如果待连接的一组电阻元件的组成比从最优值的偏离以这种方式使得在连接之后的tcr高，则半导体装置的运行导致该组电阻元件形成的连接体的电阻值显著变化。这可能导致半导体装置的性能变差。

鉴于上述问题，将采用下面作为实施例描述的技术来抑制电阻元件对温度的依赖和tcr导致的半导体装置性能变差。

首先将描述第一实施例。

图8和图9是描述根据第一实施例的电阻元件的视图。

包含杂质并且宽度w为0.1μm和10μm的多晶硅用作电阻元件。p型杂质硼用作多晶硅中包含的杂质。

图8示出宽度w为0.1μm的多晶硅(w0.1)和宽度w为10μm的多晶硅(w10)的硼浓度(cm^-3)与面电阻(sheetresistance)(ω/□)之间关系的示例。

如图8所示，对于宽度w为0.1μm的多晶硅和宽度w为10μm的多晶硅，随着硼浓度的增大，面电阻都单调下降。在一定的硼浓度下，宽度w为0.1μm的多晶硅的面电阻大于宽度w为10μm的多晶硅的面电阻。

图9示出宽度w为0.1μm的多晶硅(w0.1)和宽度w为10μm的多晶硅(w10)的硼浓度(cm^-3)与tcr的绝对值(ppm/℃)之间的关系的示例。

如图9所示，对于宽度w为0.1μm的多晶硅和宽度w为10μm的多晶硅中的每个，tcr的符号(sign)在一定的硼浓度下改变。对于宽度w为0.1μm的多晶硅，tcr的符号在5×10²⁰cm^-3至6×10²⁰cm^-3的硼浓度范围内改变。对于宽度w为10μm的多晶硅，tcr的符号在3×10²⁰cm^-3至4×10²⁰cm^-3的硼浓度范围内改变。也就是说，在不同的多晶硅宽度w中，tcr的符号改变时的硼浓度不同。

因此，对于宽度w为0.1μm的多晶硅，将硼浓度设定成在tcr的符号改变点x处的浓度cx。对于宽度w为10μm的多晶硅，将硼浓度设定成在tcr的符号改变点y处的浓度cy。以这种方式执行设定使得宽度w为0.1μm的多晶硅和宽度w为10μm的多晶硅将会包含浓度为cx和cy的硼，浓度cx和cy与tcr的符号改变点x和y相对应，在浓度cx和cy处，tcr的绝对值被最小化。通过这样做，宽度w为0.1μm的多晶硅和宽度w为10μm的多晶硅的tcr的绝对值被最小化。

在半导体装置中形成这样的一组多晶硅作为电阻元件，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。结果是，实现了稳定地显示其性能的半导体装置和采用该半导体装置的电子装置或电子设备。

在第一实施例中，以图9中示出的关系为基础，宽度w为0.1μm的多晶硅和宽度w为10μm的多晶硅包含浓度为cx和cy的硼，浓度cx和cy与tcr的符号改变点x和y相对应。为宽度w不同的每个多晶硅设定硼浓度。结果是，通过采用在宽度w不同的多晶硅中同时注入杂质离子的方法而出现的上述情况，也就是说，宽度w不同的多晶硅的tcr中的一个高而另一个低的情况会被避免。

例如，基于图9中示出的关系，通过采用宽度w为10μm并且包含的硼浓度cy与tcr的符号改变点y相对应的多晶硅，形成电阻元件，用于在半导体装置中包括的模拟电路。通过采用宽度w为0.1μm并且包含的硼浓度cx与tcr的符号改变点x相对应的多晶硅，形成电阻元件，用于在半导体装置中包括的rtc电路。这使得用于模拟电路的电阻元件的tcr和用于rtc电路的电阻元件的tcr都被最小化。

此外，以图9中示出的关系为基础获得的一组多晶硅，也就是说，一组宽度w为0.1μm并且包含的硼浓度cx与tcr的符号改变点x相对应的多晶硅和宽度w为10μm并且包含的硼浓度cy与tcr的符号改变点y相对应的多晶硅，可以串联电连接或并联电连接。宽度w为0.1μm并且包含的硼浓度cx与tcr的符号改变点x相对应的多晶硅的tcr和宽度w为10μm并且包含的硼浓度cy与tcr的符号改变点y相对应的多晶硅的tcr都被最小化。因此，即使它们被电连接，但形成的连接体的tcr低。结果是，对于包括连接体(该连接体通过电连接该组多晶硅而形成)作为电阻元件的半导体装置，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。

在上述示例中，硼作为p型杂质用作多晶硅中包含的杂质。但是，n型杂质，诸如砷或磷(p)等，可以用作多晶硅中包含的杂质。

如果采用n型杂质，对于具有不同宽度w的多晶硅，获取杂质浓度与tcr的绝对值之间的关系。基于该关系，将每个多晶硅中的杂质浓度设定成与tcr的符号改变点相对应的浓度。这与上述示例相同。一组多晶硅形成为半导体装置中的电阻元件，其中该组多晶硅中的每个多晶硅中的杂质浓度被设定成上述浓度。通过这样做，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。

接下来，将描述第二实施例。

图10至图12是描述根据第二实施例的电阻元件的视图。

包含杂质并且宽度w为0.1μm和10μm的多晶硅用作电阻元件。这与上述第一实施例相同。p型杂质硼用作多晶硅中包含的杂质。

图10示出宽度w为0.1μm的多晶硅(w0.1)和宽度w为10μm的多晶硅(w10)的硼浓度(cm^-3)与tcr的绝对值(ppm/℃)之间的关系的示例。图10与在上述第一实施例中描述的图9的关系相对应。

如果在图10中示出的硼浓度与tcr的绝对值之间的关系用于宽度w不同的多晶硅，则通过适当地设定硼浓度，使得宽度w较小的多晶硅的tcr和宽度w较大的多晶硅的tcr分别是负值和正值。例如，宽度w为0.1μm和10μm的多晶硅中的硼浓度被设定成相同浓度cz(在该示例中是4.4×10²⁰cm^-3)。在浓度cz下，宽度w为0.1μm和10μm的多晶硅的tcr的符号相反。也就是说，宽度为0.1μm的多晶硅(w0.1)和宽度为10μm的多晶硅(w10)的tcr分别是负值和正值。

图11示出宽度w为0.1μm且包含浓度为cz的硼的多晶硅(w0.1)和宽度w为10μm且包含浓度为cz的硼的多晶硅(w10)的温度(℃)与电阻值比(％)之间关系的示例。电阻值比表示在各温度下的电阻值与25℃的温度下电阻值的比。

图11示出宽度w为0.1μm并且包含浓度为cz的硼的多晶硅的温度与电阻值比之间的关系。通过采用上述表达式(1)在近似该关系时的系数a是多晶硅(w0.1)的tcr。类似地，图11示出宽度w为10μm并且包含浓度为cz的硼的多晶硅的温度与电阻值比之间的关系。通过采用上述表达式(1)在近似该关系时的系数a是多晶硅(w10)的tcr。

如图11所示，宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的tcr绝对值和宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)的tcr绝对值都是足够小的值，并且多晶硅(w0.1)和多晶硅(w10)可用作半导体装置中的电阻元件。例如，多晶硅(w0.1)和多晶硅(w10)的tcr的绝对值显著小于每个包含n型杂质并且在图5中描述的多晶硅(n-多)和扩散层(n-扩散)的tcr(系数a)。

如果宽度w为0.1μm且包含浓度为cz的硼的多晶硅和宽度为10μm且包含浓度为cz的硼的多晶硅串联电连接，则宽度w为0.1μm的多晶硅对温度的依赖与宽度w为10μm的多晶硅对温度的依赖相互抵消。结果是，连接体的tcr变为比每个多晶硅的tcr低。一组以这样的方式连接的多晶硅形成为半导体装置中的电阻元件。通过这样做，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。

图12示出宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的组成比(w10/w0.1)与tcr的绝对值(ppm/℃)之间关系的示例。

如图12所示，随着宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的比值增大，tcr的绝对值缓慢地减小然后缓慢地增大。例如，与图7中示出的包含n型杂质的扩散层比上包含n型杂质的多晶硅的组成比(n-扩散/n-多)与tcr的绝对值(ppm/℃)之间的关系相比，随组成比(w10/w0.1)的变化，tcr的绝对值增大或减小的显著小。

在图12的示例中，当宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的组成比(w10/w0.1)是大约1.8时，tcr的绝对值被最小化。因此，宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的组成比(w10/w0.1)被设定成大约1.8。当这些多晶硅连接时，它们的tcr有效地相互抵消，连接体的tcr绝对值被最小化。

此外，在图12的示例中，即使宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的组成比(w10/w0.1)偏离最优值(大约1.8)，获得的tcr绝对值与tcr的最小绝对值之间的差也小，这是因为tcr的绝对值增大或减小的缓慢。结果是，可以将宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz的硼的多晶硅(w0.1)的组成比(w10/w0.1)设定在相对宽的范围中。通过以设定的组成比形成一组多晶硅并且将它们串联电连接，实现具有低tcr的连接体。通过形成这样的连接体作为半导体装置中的电阻元件，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。

在上述示例中，硼作为p型杂质用作多晶硅中包含的杂质。但是，n型杂质，诸如砷或磷等，可以用作多晶硅中包含的杂质。

接下来，将描述第三实施例。

图13至图15是描述根据第三实施例的电阻元件的视图。

包含杂质并且宽度w为0.1μm和10μm的多晶硅用作电阻元件。这与上述第一实施例和第二实施例相同。p型杂质硼用作多晶硅中包含的杂质。

图13示出宽度w为0.1μm的多晶硅(w0.1)和宽度w为10μm的多晶硅(w10)的硼浓度(cm^-3)与tcr的绝对值(ppm/℃)之间关系的示例。图13与在上述第一实施例和第二实施中分别描述的图9和图10的关系相对应。

第三实施例与上述第二实施例的不同在于，宽度w为0.1μm的多晶硅中的硼浓度高于宽度w为10μm的多晶硅中的硼浓度。例如，将宽度w为0.1μm的多晶硅中的硼浓度设定成浓度cz1(在该示例中是4.8×10²⁰cm^-3)，将宽度w为10μm的多晶硅中的硼浓度设定成浓度cz(在该示例中是4.4×10²⁰cm^-3)，浓度cz比浓度cz1低。如图13所示，宽度w为0.1μm的多晶硅(w0.1)的tcr在浓度为cz1时变成负值，宽度w为10μm的多晶硅(w10)的tcr在浓度为cz时变成正值。

图14示出宽度w为0.1μm并且包含浓度为cz1的硼的多晶硅(w0.1)和宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)的温度(℃)与电阻值比(％)之间的关系的示例。电阻值比表示在各温度下的电阻值与25℃的温度下电阻值的比。

图14示出宽度w为0.1μm且包含浓度为cz1的硼的多晶硅(w0.1)和宽度w为10μm且包含浓度为cz的硼的多晶硅(w10)的温度与电阻值比之间的关系。通过采用上述表达式(1)在近似这些关系时的系数a是多晶硅(w0.1)和多晶硅(w10)的tcr。多晶硅(w0.1)和多晶硅(w10)的tcr绝对值都是足够小的值，并且多晶硅(w0.1)和多晶硅(w10)可用作半导体装置中的电阻元件。

此外，对于宽度w为0.1μm并且包含浓度为cz1(高于上述第二实施例中描述的浓度cz)的硼的多晶硅(w0.1)，tcr的绝对值相比上述第二实施例要小。

通过将宽度w为0.1μm并且包含浓度为cz1的硼和宽度w为10μm并且包含浓度为cz的硼串联电连接，宽度w为0.1μm的多晶硅对温度的依赖与宽度w为10μm的多晶硅对温度的依赖相互抵消。结果是，连接体的tcr与上述第二实施例相比要低。以这种方式连接的一组多晶硅形成为半导体装置中的电阻元件。通过这样做，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。

图15示出宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz1的硼的多晶硅(w0.1)的组成比(w10/w0.1)与tcr的绝对值(ppm/℃)之间的关系的示例。

如图15所示，随着宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz1的硼的多晶硅(w0.1)的比率增大，tcr的绝对值缓慢地减小然后缓慢地增大。

在图15的示例中，当宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz1的硼的多晶硅(w0.1)的组成比(w10/w0.1)是大约0.9时，tcr的绝对值被最小化。当宽度w为0.1μm的多晶硅与宽度w为10μm的多晶硅以这种组成比(w10/w0.1)连接时，宽度w为0.1μm的多晶硅与宽度w为10μm的多晶硅的tcr有效地互相抵消，连接体的tcr绝对值被最小化。

此外，在图15的示例中，即使宽度w为10μm的多晶硅(w10)比上宽度w为0.1μm的多晶硅(w0.1)的组成比(w10/w0.1)偏离最优值(大约0.9)，获得的tcr绝对值与tcr的最小绝对值之间的差也小，这是因为tcr的绝对值增大或减小的缓慢。这与图12相同。结果是，将宽度w为10μm并且包含浓度为cz的硼的多晶硅(w10)比上宽度w为0.1μm并且包含浓度为cz1的硼的多晶硅(w0.1)的组成比(w10/w0.1)设定在相对宽的范围中。通过以设定的组成比形成一组多晶硅并且将它们串联电连接，实现具有低tcr的连接体。通过形成这样的连接体作为半导体装置中的电阻元件，抑制了半导体装置的运行导致的电阻元件的电阻值变化和电阻元件的电阻值变化导致的半导体装置性能变差。

此外，在第三实施例中，在组成比(w10/w0.1)低的范围中，使得连接宽度w为0.1μm的多晶硅与宽度w为10μm的多晶硅时获得的tcr绝对值小(与上述第二实施例相比)。也就是说，宽度w为10μm的多晶硅的比例减小。结果是，由宽度w为0.1μm的多晶硅与宽度w为10μm的多晶硅的连接体形成的电阻元件在半导体装置中占据的空间(面积或体积)的百分比减小。例如，这引起半导体装置的最小化或者提高半导体装置中包括的组件(不仅是电阻元件还有电路元件，诸如晶体管和布线等)的布局灵活性。

在上述示例中，硼作为p型杂质用作多晶硅中包含的杂质。但是，n型杂质，诸如砷或磷等，可以用作多晶硅中包含的杂质。

接下来，将描述第四实施例。

现在将描述半导体装置的制造方法的示例作为第四实施例，该半导体装置包括通过采用多晶硅形成的电阻元件。

图16至图22是描述根据第四实施例的半导体装置制造方法的视图。图16是多晶硅图案形成过程的示例的局部示意性截面图。图17是第一离子注入过程的示例的局部示意性截面图。图18和图19是第二离子注入过程的示例的局部示意性截面图。图20是侧壁绝缘膜形成过程的示例的局部示意性截面图。图21是第三离子注入过程的示例的局部示意性截面图。图22是导电部(conductorportion)形成过程的示例的局部示意性截面图。

准备图16中示出的衬底40。诸如硅(si)衬底或硅锗(sige)衬底等的半导体衬底41用作衬底40。衬底40包括第一电阻元件要在其中形成的区域10a、第二电阻元件要在其中形成的区域20a和晶体管要在其中形成的区域30a。在区域10a的半导体衬底41中形成绝缘膜42a。在区域20a的半导体衬底41中形成绝缘膜42b。在区域30a的半导体衬底41中形成将元件区(有源区)划界的绝缘膜42c和有源区上的绝缘膜42d。通过采用浅沟槽隔离(sti)法、热氧化法等形成绝缘膜42a、绝缘膜42b、绝缘膜42c。通过采用热氧化法等形成绝缘膜42d。

如图16所示，在上述衬底40上形成多晶硅11、多晶硅21和多晶硅31。多晶硅11形成在区域10a中的绝缘膜42a上，以便于具有确定的宽度w1和确定的厚度t1。多晶硅21形成在区域20a中的绝缘膜42b上，以便于具有确定的宽度w2和确定的厚度t2。多晶硅31形成在区域30a中的绝缘膜42d上，以便于具有确定的宽度w3和确定的厚度t3。例如，多晶硅11的厚度t1、多晶硅21的厚度t2和多晶硅31的厚度t3相等或接近相等。多晶硅21的宽度w2大于多晶硅11的宽度w1。例如，通过采用光刻技术和刻蚀技术图案化在衬底40上形成的多晶硅层，来形成多晶硅11、多晶硅21和多晶硅31。

如图17所示，然后，在形成多晶硅11、多晶硅21和多晶硅31的衬底40上形成覆盖区域30a并且在区域10a和20a中具有开口部50a的抗蚀剂50。用抗蚀剂50作为掩模，在区域10a中的多晶硅11和区域20a中的多晶硅21中注入杂质离子。例如，在加速能量和剂量分别是8kev和4×10¹⁵cm^-2的条件下，在多晶硅11和多晶硅21中注入硼离子。在离子注入之后移除抗蚀剂50。

通过执行图17的工艺，在衬底40的区域10a中形成宽度为w1并且包含杂质的多晶硅11，在衬底40的区域20a中形成多晶硅21，多晶硅21的宽度w2大于宽度w1，并且包含的杂质浓度等于或接近等于多晶硅11中包含的杂质浓度。

如图18所示，然后在衬底40上形成覆盖区域20a并且在区域10a和30a中具有开口部51a的抗蚀剂51。用抗蚀剂51作为掩模，在区域10a中的多晶硅11和区域30a中的多晶硅31中注入杂质离子。例如，在加速能量和剂量分别是0.5kev和4×10¹⁴cm^-2的条件下，在多晶硅11和多晶硅31中注入硼离子。在离子注入之后移除抗蚀剂51。

通过执行图18的工艺，在衬底40的区域10a中形成宽度为w1并且包含杂质的多晶硅11，在衬底40的区域20a中形成多晶硅21，多晶硅21的宽度w2大于宽度w1，并且包含的杂质浓度低于多晶硅11中包含的杂质浓度。也就是说，形成了在上述第一实施例或第三实施例中描述的并且杂质浓度和宽度w不同的一组多晶硅。根据要形成的一组多晶硅的形式来设定在图17和图18的工艺中执行杂质离子注入的条件。

此外，通过执行图18的工艺，在衬底40的区域30a中，形成包含杂质的多晶硅31(栅电极31)，并且在栅电极31的两侧在半导体衬底41中形成杂质区34。杂质区34起到晶体管的轻掺杂漏区(ldd)的作用(图22)。

在图18的示例中，在图17的工艺之后形成覆盖区域20a并且在区域10a和30a中有开口部51a的抗蚀剂51，并且用抗蚀剂51为掩模来执行离子注入。可选择地，可以执行下面的工艺。如图19所示，在图17的工艺之后形成覆盖区域10a和20a并且在区域30a中有开口部52a的抗蚀剂52，并且用抗蚀剂52为掩模来执行离子注入。在离子注入之后移除抗蚀剂52。

在图19的工艺中，在图17的工艺中形成的多晶硅11和多晶硅21通过抗蚀剂52被保护免受离子注入。在衬底40的区域10a中形成宽度为w1并且包含杂质的多晶硅11，在衬底40的区域20a中形成多晶硅21，多晶硅21的宽度w2大于宽度w1，并且包含的杂质浓度等于或接近等于多晶硅11中包含的杂质浓度。也就是说，形成了在上述第二实施例中描述的、杂质浓度相等或接近相等、并且宽度w不同的一组多晶硅。根据要形成的一组多晶硅的形式来设定在图17和图19的工艺中执行杂质离子注入的条件。

通过执行图19的工艺，在衬底40的区域30a中，形成包含杂质的多晶硅31(栅电极31)，并且在栅电极31的两侧在半导体衬底41中形成杂质区34(ldd区)。

离子注入程序不限于在图17的工艺之后执行图18的工艺的程序或者在图17的工艺之后执行图19的工艺的程序。只要最终形成分别包含确定浓度的杂质的多晶硅11、多晶硅21、栅电极(多晶硅)31和杂质区34，可以采用任何离子注入程序。

在形成分别包含确定浓度的杂质的多晶硅11、多晶硅21、栅电极31和杂质区34之后，形成侧壁绝缘膜。如图20所示，侧壁绝缘膜12形成在多晶硅11的侧壁上，侧壁绝缘膜22形成在多晶硅21的侧壁上，侧壁绝缘膜32形成在栅电极31的侧壁上。通过在衬底40上形成绝缘膜(诸如氧化物膜、氮化物膜、或者层叠它们而形成的膜等)并且刻蚀该绝缘膜，来形成侧壁绝缘膜12、侧壁绝缘膜22和侧壁绝缘膜32。在刻蚀时，部分地刻蚀绝缘膜42a、绝缘膜42b、绝缘膜42c和绝缘膜42d。栅绝缘膜33(在刻蚀之后保留的部分绝缘膜42d)形成在区域30a中的半导体衬底41与栅电极31之间。

如图21所示，然后在衬底40上形成覆盖区域10a和20a并且在区域30a中具有开口部53a的抗蚀剂53。以抗蚀剂53作为掩模，在区域30a的半导体衬底41中注入杂质离子。通过这样做，形成起到晶体管30的源区和漏区的作用的杂质区35，使得杂质区35与之前形成的杂质区34的导电类型相同，并且使得杂质区35中的杂质浓度高于杂质区34中的杂质浓度。在离子注入之后移除抗蚀剂53。

在图21的工艺之后，多晶硅11、多晶硅21、栅电极31和杂质区35的表面可被硅化。如果执行硅化，例如采用下面的方法。在不执行硅化的确定区域预先形成硅化物阻挡膜，以硅化物阻挡膜作为掩模来硅化多晶硅11、多晶硅21、栅电极31和杂质区35中的每个的部分表面或整个表面。例如，通过采用形成侧壁绝缘膜12、22和32时形成的绝缘膜和采用光刻技术和刻蚀技术，在确定区域与侧壁绝缘膜12、22和32一起预先形成硅化物阻挡膜。

通过执行图16至图21的工艺，在衬底40的区域10a中形成电阻元件10，该电阻元件10包括宽度为w1并且包含杂质的多晶硅11。在衬底40的区域20a中形成电阻元件20，该电阻元件20包括多晶硅21，该多晶硅21包含的杂质浓度等于或接近等于或低于多晶硅11中包含的杂质浓度，并且多晶硅21的宽度w2大于多晶硅11的宽度w1。在衬底40的区域30a中形成晶体管30。

在形成电阻元件10、电阻元件20和晶体管30之后，例如，如图22所示，形成覆盖它们的层间绝缘膜60和连接到晶体管30的导电部(诸如插塞(接头)71和布线72等)。此外，以相同的方式可以形成上层布线层。

例如，以这种方式获得具有图22中示出的结构的半导体装置1。

接下来，将描述第五实施例。

现在将描述半导体装置的结构的示例作为第五实施例，该半导体装置包括通过采用多晶硅形成的电阻元件。

图23a和图23b示出根据第五实施例的半导体装置的结构的第一示例。图23a是半导体装置的局部示意性布局图。图23b是沿图23a的线l1-l1的示意性截面图。

图23a和图23b示出半导体装置1a，该半导体装置1a包括通过采用多晶硅11形成的电阻元件10和通过采用多晶硅21形成的电阻元件20。晶体管(诸如在上述第四实施例中描述的晶体管30等)在图23a或图23b中未示出。此外，在图23b中示出的示出的衬底40、侧壁绝缘膜12、侧壁绝缘膜22、硅化物层17、硅化物层27或层间绝缘膜60在图23a中未示出。

如图23b所示，在衬底40的绝缘膜42上形成多晶硅11和多晶硅21，该衬底40包括半导体衬底41和绝缘膜42。如图23a所示，多晶硅11的宽度为w1并且包含确定浓度的杂质。如图23a所示，多晶硅21的宽度w2比多晶硅11的宽度w1大，并且多晶硅21包含的杂质浓度小于或等于或接近等于多晶硅11中包含的杂质浓度。如图23b所示，在多晶硅11的侧壁上形成侧壁绝缘膜12，在多晶硅21的侧壁上形成侧壁绝缘膜22。

如图23b所示，在衬底40上形成层间绝缘膜60。在层间绝缘膜60中形成电连接到多晶硅11和多晶硅21的接头71。第一层布线72(在该示例中是布线72a、72b和72c)形成在层间绝缘膜60上。

如图23a和图23b所示，分别在多晶硅11和多晶硅21上形成硅化物阻挡膜16和硅化物阻挡膜26。如图23b所示，在从硅化物阻挡膜16暴露的多晶硅11的端部11a和11b的表面上形成硅化物层17。如图23b所示，在从硅化物阻挡膜26暴露的多晶硅21的端部21a和21b的表面上形成硅化物层27。形成接头71使得它们连接到硅化物层17和硅化物层27。

如图23a和图23b所示，连接到多晶硅11的端部11a的接头71和连接到多晶硅21的端部21a(与多晶硅11的端部11a相对)的接头71通过布线72a电连接。除了布线72a之外，布线72b电连接到连接多晶硅11的端部11b的接头71。除了布线72a和72b之外，布线72c电连接到连接多晶硅21的端部21b的接头71。

多晶硅11和多晶硅21通过这些接头71和布线72a、72b和72c而串联电连接。

对于半导体装置1a(该半导体装置1a包括以这种方式串联电连接的宽度为w1的多晶硅11和宽度为w2(>w1)的多晶硅21)，通过适当地设定多晶硅11和多晶硅21中的杂质浓度来抑制性能变差。

换言之，将宽度为w1的多晶硅11中的杂质浓度设定成tcr的符号改变点处的浓度，也就是说，设定成tcr的绝对值被最小化时的浓度。类似地，将在宽度为w2(大于多晶硅11的宽度w1)的多晶硅21中的杂质浓度设定成tcr的符号改变点处的浓度，也就是说，设定成tcr的绝对值被最小化时的浓度。换言之，采用上述第一实施例中描述的技术。这使得多晶硅11的tcr绝对值和多晶硅21的tcr绝对值都最小化。因此，即使在半导体装置1a中多晶硅11和多晶硅21以上述方式串联电连接，多晶硅11和多晶硅21形成的连接体的tcr也低。这抑制了半导体装置1a的运行导致的连接体的电阻值变化和连接体的电阻值变化导致的半导体装置1a的性能变差。

可选择地，将宽度为w1的多晶硅11中的杂质浓度设定成tcr是负值时的浓度，并且将宽度为w2(大于多晶硅11的宽度w1)的多晶硅21中的杂质浓度设定成tcr是正值时的浓度。此时，宽度为w2的多晶硅21中的杂质浓度等于或接近等于或低于宽度为w1的多晶硅11中的杂质浓度。也就是说，采用在上述第二实施例或第三实施例中描述的技术。如果在半导体装置1a中多晶硅11和多晶硅21以上述方式串联电连接，则多晶硅11对温度的依赖与多晶硅21对温度的依赖互相抵消，并且多晶硅11和多晶硅21形成的连接体的tcr低。这抑制了半导体装置1a的运行导致的连接体的电阻值变化和连接体的电阻值变化导致的半导体装置1a的性能变差。

图24a和图24b示出根据第五实施例的半导体装置的结构的第二示例。图24a是半导体装置的局部示意性布局图。图24b是沿图24a的线l2-l2的示意性截面图。

对于在图24a和图24b中示出的半导体装置1b，电阻元件10的多晶硅11和电阻元件20的多晶硅21形成为连续的一个主体(多晶硅80)。通过这样做，实现多晶硅11和多晶硅21串联电连接的结构。半导体装置1b不包括在图23a和图23b中示出的半导体装置1a中形成的布线72a和与其连接的接头71。如图24b所示，在硅化物阻挡膜16与硅化物阻挡膜26之间的多晶硅80的表面上形成硅化物层87。在其他方面，半导体装置1b与上述半导体装置1a的结构相同。

对于具有上述结构的半导体装置1b，也通过适当地设定宽度为w1的多晶硅11和宽度为w2的多晶硅21中的杂质浓度来抑制性能变差。

也就是说，通过采用上述第一实施例中描述的技术并且设定杂质浓度，多晶硅11的tcr绝对值与多晶硅21的tcr绝对值都被最小化。可选择地，通过采用上述第二实施例或第三实施例中描述的技术并且设定杂质浓度，使得多晶硅11的tcr为负值并且使得多晶硅21的tcr为正值。这与上述半导体装置1a相同。因为多晶硅11和多晶硅21串联电连接为连续的一个主体，所以多晶硅11和多晶硅21形成的连接体的tcr低。这抑制了半导体装置1b的运行导致的连接体的电阻值变化和连接体的电阻值变化导致的半导体装置1b的性能变差。

图25a和图25b示出根据第五实施例的半导体装置的结构的第三示例。图25a是半导体装置的局部示意性布局图。图25b是沿图25a的线l3-l3的示意性截面图。

图25a和图25b中示出的半导体装置1c与图24a和图24b中示出的半导体装置1b的不同在于，形成在电阻元件10的多晶硅11和电阻元件20的多晶硅21上延伸的共同硅化物阻挡膜90。半导体装置1c不包括在半导体装置1b中形成的硅化物层87。在其他方面，半导体装置1c与上述半导体装置1b的结构相同。

通过采用上述硅化物阻挡膜90的半导体装置1c，实现上述半导体装置1b获得的相同的效果。

图26a和图26b示出根据第五实施例的半导体装置的结构的第四示例。图26a是半导体装置的局部示意性布局图。图26b是沿图26a的线l4-l4的示意性截面图。

对于在图26a和图26b中示出的半导体装置1d，电阻元件10的多晶硅11和电阻元件20的多晶硅21并联电连接。也就是说，如图26a所示，对于半导体装置1d，连接到多晶硅11的一个端部11a的接头71和连接到多晶硅21的一个端部21a的接头71通过布线72(在该示例中是布线72d)电连接。连接到多晶硅11的另一个端部11b的接头71和连接到多晶硅21的另一个端部21b的接头71通过布线72(在该示例中是布线72e)电连接。

硅化物阻挡膜16和硅化物阻挡膜26可以分离地分别形成在多晶硅11和多晶硅21上，或者整体地形成在多晶硅11和多晶硅21上。

对于半导体装置1d(该半导体装置1d包括以这种方式并联电连接的宽度为w1的多晶硅11和宽度为w2(>w1)的多晶硅21)，也通过恰当地设定多晶硅11和多晶硅21中的杂质浓度来抑制性能变差。

也就是说，通过采用上述第一实施例中描述的技术并且设定杂质浓度，多晶硅11的tcr绝对值与多晶硅21的tcr绝对值都被最小化。结果是，即使在半导体装置1d中多晶硅11和多晶硅21以上述方式并联电连接，多晶硅11和多晶硅21形成的连接体的tcr也低。因此，抑制了半导体装置1d的运行导致的连接体的电阻值变化和连接体的电阻值变化导致的半导体装置1d的性能变差。

可选择地，通过采用上述第二实施例或第三实施例中描述的技术并且设定杂质浓度，使得多晶硅11的tcr为负值并且使得多晶硅21的tcr为正值。采用上述第二实施例或第三实施例中描述的技术使得多晶硅11的tcr绝对值和多晶硅21的tcr绝对值相对小。因此，尽管在半导体装置1d中多晶硅11和多晶硅21以上述方式并联电连接，但是多晶硅11和多晶硅21形成的连接体的tcr相对低。结果是，抑制了半导体装置1d的运行导致的连接体的电阻值变化和连接体的电阻值变化导致的半导体装置1d的性能变差。

在图23a、图23b、图24a、图24b、图25a、图25b、图26a和图26b的示例中，接头71和布线72a至布线72用于电连接多晶硅11与多晶硅21，电连接多晶硅11与另一导电部，电连接多晶硅21与另一导电部。但是，多晶硅11与多晶硅21、多晶硅11与另一导电部、多晶硅21与另一导电部可以通过诸如导线连接等的其它方式电连接。

此外，在上述示例中，多晶硅11和多晶硅21形成在共同衬底40上。多晶硅11的宽度为w1并且包含确定浓度的杂质。多晶硅21的宽度为w2并且包含确定浓度的杂质。多晶硅11和多晶硅21互相电连接。但是，多晶硅11和多晶硅21可以形成在不同的衬底(例如不同半导体装置中的衬底)上。多晶硅11的宽度为w1并且包含确定浓度的杂质。多晶硅21的宽度为w2并且包含确定浓度的杂质。多晶硅11和多晶硅21互相电连接。

已经描述了第一实施例至第五实施例。

如图2至图4和图6所示，对于一组包含同种杂质的多晶硅，tcr依赖于宽度w。杂质浓度的变化引起tcr对宽度w依赖关系的变化。有鉴于此，以图9中示出的关系为基础，宽度w不同并且包含同种杂质的一组多晶硅中的每个的杂质浓度被设定成tcr的符号改变点处的浓度，也就是说，杂质浓度被设定成tct的绝对值被最小化时的浓度，可选择地，以图10和图13示出的关系为基础，以下面的方式为宽度w不同并且包含同种杂质的一组多晶硅中的每个设定杂质浓度。将宽度w较小的多晶硅中的杂质浓度设定为tcr为负值时的浓度，并且将宽度w较大的多晶硅中的杂质浓度设定为tcr为正值时的浓度。在这种情况下，宽度w较大的多晶硅中的杂质浓度等于或接近等于或低于宽度w较小的多晶硅中的杂质浓度。

结果是，如果一组宽度w不同的多晶硅形成为半导体装置中的电阻元件，会抑制半导体装置的运行导致的温度升高或降低所引起的电阻元件的电阻值的显著变化，因此抑制半导体装置的性能变差。因此，实现了稳定地显示其性能的半导体装置。此外，实现了在其中采用这样的半导体装置并且稳定地显示其性能的电子装置或电子设备。

从图2至图4、图6、图9、图10和图13，将宽度w不同的多晶硅中包含的同种杂质的浓度设定在1×10²⁰cm^-3至1×10²¹cm^-3的范围中。如果使得宽度w较大的多晶硅(例如，宽度w为10μm的多晶硅(w10))的tcr为正值，则需要高于4×10²⁰cm^-3的浓度。在这样的情况下，将具有不同宽度w的多晶硅中包含的同种杂质的浓度设定在4×10²⁰cm^-3至1×10²¹cm^-3的范围中。

根据本公开的技术，抑制电阻元件对温度的依赖导致的半导体装置性能的变差，并且实现稳定地显示其性能的半导体装置。