半导体器件的制作方法

文档序号:16148464发布日期:2018-12-05 17:00阅读:123来源:国知局

本发明涉及一种半导体器件。

背景技术

近年来,范德华异质结是最近两年的新兴研究领域。范德华异质结通过将具有不同性质(电学以及光学等)的二维材料堆到一起,可以实现对组合而成的“新”材料的性质进行人工调控;由于层间弱的范德华作用力,相邻的层间不再受晶格必须相匹配的限制;并且,由于没有成分过渡,所形成的异质结具有原子级陡峭的载流子(势场)梯度;由于以过渡金属双硫族化物为代表的非石墨烯二维层状材料通常可以形成二类能带关系,因此以它们为基础搭建的异质结具有非常强的载流子分离能力;此外,由于超薄的厚度以及特殊的二维结构,使其具有强的栅极响应能力,以及与传统微电子加工工艺和柔性基底相兼容的特性。



技术实现要素:

本发明提供了新型的含有范德华异质结的半导体器件。

一种半导体元件,其包括一半导体结构,所述半导体结构包括一p型半导体层及一n型半导体层,并定义一第一表面及与第一表面相对的第二表面;一碳纳米管,该碳纳米管设置于半导体结构的第一表面;一导电膜,该导电膜通过沉积方法形成于所述半导体结构的第二表面,使半导体结构设置于碳纳米管和导电膜之间,碳纳米管、半导体结构与导电膜相互层叠形成一多层立体结构。

一半导体器件,该半导体器件包括一第一电极、一第二电极、一第三电极及一半导体元件;该半导体元件与该第一电极和第二电极电连接,该第三电极通过一绝缘层与该半导体元件、第一电极及第二电极绝缘设置;所述半导体元件包括:一半导体结构,所述半导体结构包括一p型半导体层及一n型半导体层,并定义一第一表面及与第一表面相对的第二表面;一碳纳米管,该碳纳米管设置于半导体结构的第一表面;一导电膜,该导电膜通过沉积方法形成于所述半导体层的第二表面,使半导体结构设置于碳纳米管和导电膜之间,碳纳米管、半导体结构与导电膜相互层叠形成一多层立体结构;其中,所述第一电极与碳纳米管电连接,所述第二电极与导电膜电连接。

相较于现有技术,本发明提供了一种新型的半导体元件及半导体器件,该半导体元件及半导体器件在未来的纳米电子学和纳米光电子学领域具有巨大的应用潜力。

附图说明

图1为本发明实施例提供的半导体元件的整体结构示意图。

图2为本发明实施例提供的半导体元件的侧视示意图。

图3为本发明另实施例提供的另一种半导体元件侧视示意图。

图4为本发明实施例提供的半导体器件的结构示意图。

图5为本发明实施例提供的半导体器件在应用时的特性曲线图。

主要元件符号说明

半导体元件100

碳纳米管102

半导体结构104

p型半导体层104a

n型半导体层104b

导电膜106

多层立体结构110

半导体器件200

第一电极202

第二电极204

第三电极208

绝缘层210

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

以下将结合附图及具体实施例对本发明的半导体元件及半导体器件作进一步的详细说明。

请参阅图1及图2,本发明第一实施例提供一种半导体元件100。该半导体元件100包括一碳纳米管102、一半导体结构104及一导电膜106。所述碳纳米管102设置于半导体结构104的表面。所述半导体结构104的厚度为1~100纳米。所述导电膜106设置于所述半导体结构104的表面,使半导体结构104设置于碳纳米管102和导电膜106之间。所述半导体结构104包括一p型半导体层104a及一n型半导体层104b。所述p型半导体层104a及n型半导体层104b层叠设置。所述半导体结构104包括一第一表面1042及一第二表面1044,第一表面1042和第二表面1044相对设置。

所述碳纳米管102为金属型碳纳米管。碳纳米管102的直径不限,可以为0.5纳米~150纳米,在某些实施例中,碳纳米管102的直径可以为1纳米~10纳米。优选地,碳纳米管102为单壁碳纳米管,其直径为1纳米~5纳米。本实施例中,碳纳米管102为金属型单壁碳纳米管,其直径为1纳米。所述碳纳米管102设置在半导体结构104的第一表面1042,并与第一表面1042直接接触。所述半导体结构104的第一表面1042可以仅包括一根碳纳米管102。

所述半导体结构104为一二维层状结构。所述二维层状结构即半导体结构104的厚度较小,半导体结构104的厚度为1纳米~200纳米,优选地,其厚度为1纳米~100纳米。所述半导体结构104包括一p型半导体层104a及一n型半导体层104b,所述p型半导体层104a及n型半导体层104b层叠设置。所述半导体结构104包括一第一表面1042及一第二表面1044,第一表面1042和第二表面1044相对设置。请参见图2,所述第一表面1042可以为p型半导体层104a的表面,第二表面1044为n型半导体层104b的表面,此情况下,碳纳米管102设置在p型半导体层104a的表面,导电膜106设置在n型半导体层104b的表面。在另外的实施例中,请参见图3,所述第一表面1042可以为n型半导体层104b的表面,第二表面1044为p型半导体层104a的表面,此情况下,碳纳米管102设置在n型半导体层104b的表面,导电膜106设置在p型半导体层104a的表面。所述p型半导体层104a或n型半导体层104b的材料不限,可以为无机化合物半导体、元素半导体、有机半导体材料或这些材料掺杂后的材料。本实施例中,p型半导体层104a的材料为硒化钨(wse2),其厚度为6纳米,n型半导体层104b的材料为硫化钼(mos2),其厚度为2.6纳米,碳纳米管102设置在n型半导体层104b的表面,导电膜106设置在p型半导体层104a的表面。

所述导电膜106的材料为导电材料,可以为金属、导电聚合物或ito。导电膜106直接沉积在半导体结构104的第二表面1044。导电膜106沉积在半导体结构104的第一表面1044的具体方法不限,可以为离子溅射、磁控溅射或其他镀膜方法。所述导电膜106的厚度不限,可以为5纳米~100微米。在一些实施例中,导电膜106的厚度为5纳米~100纳米;在另一些实施例中,导电膜106的厚度为5纳米~20纳米。所述导电膜106的形状不限,可以为长条形、线性、方形等形状。本实施例中,所述导电膜106的材料为金属,其形状为长条形。

所述碳纳米管102、半导体结构104和导电膜106相互层叠形成一多层立体结构110。由于碳纳米管102相对于半导体结构104和导电膜106的尺寸较小,该多层立体结构110的横截面的面积由碳纳米管102的直径和长度决定。由于碳纳米管102为纳米材料,该多层立体结构110的横截面面积也是纳米级。所述多层立体结构110定义一横向截面及一竖向截面,所述横向截面即平行于半导体结构104表面的方向的截面,所述纵向截面即垂直于半导体结构104的表面的方向的截面。所述横向截面的面积由碳纳米管102的直径和长度决定。所述纵向截面的面积由碳纳米管102的长度和多层立体结构110的厚度决定。优选地,该多层立体结构110的横截面的面积为0.25nm2~1000nm2。更优选地,该多层立体结构110的横截面的面积为1nm2~100nm2。碳纳米管102和导电膜106与二维半导体结构104在多层立体结构110处形成范德华异质结构。在应用时,碳纳米管102和导电膜106可以看作设置在半导体结构104的两个相对表面上的电极,当在碳纳米管102和导电膜106上施加偏压实现导通时,电流的流动路径为穿过多层立体结构110的横截面,所述半导体元件100的有效部分为多层立体结构110。所述半导体元件100的整体尺寸只需确保大于多层立体结构110的体积即可,因此,半导体元件100可以具有较小的尺寸,只需确保其包括多层立体结构110。所述半导体元件100可以为一纳米级的半导体元件。该半导体元件具有较低的能耗、纳米级的尺寸以及更高的集成度。

本发明的半导体元件为一基于碳纳米管不对称范德华异质结构(ccvh),其中半导体结构为一二维结构,其被不对称地夹在碳纳米管102和导电膜106之间,半导体结构包括一p-n结,碳纳米管和导电膜分别作为p-n结的两个电极。通过在碳纳米管和导电膜上施加电压,可以实现半导体元件的单向导通。本发明中,碳纳米管与半导体结构的第一表面接触,导电膜与半导体结构的第二表面接触,碳纳米管和导电膜对2d半导体层的不对称接触使范德华异质结构具有更优异的输运性能。当半导体元件用在晶体管上时,通过控制栅极电极的电压,这种范德华异质结构在相对的源极-漏极偏置处显示出不对称的输出特性。这种运输特性的多样性主要是因为,半导体元件100采用碳纳米管102作为底电极,由于碳纳米管特殊的几何形状和能带结构,使碳纳米管的费米能级更容易被栅极电压调制,因此,这种半导体元件呈现出独特的性能。本发明提供的半导体元件在未来的纳米电子学和纳米光电子学领域具有巨大的潜力。

请参见图4,本发明第二实施例提供一种半导体器件200。该半导体器件200包括一第一电极202、一第二电极204、一半导体元件100及一第三电极208。该半导体元件100与该第一电极202和第二电极204电连接,该第三电极208通过一绝缘层210与该半导体元件100、第一电极202及第二电极204绝缘设置。所述半导体元件100的具体结构与第一实施例提供的半导体元件100相同,在此不再重复做详述。

所述半导体器件200中,第三电极208与绝缘层210层叠设置,所述半导体元件100设置在绝缘层210的表面,使绝缘层210位于第三电极208和半导体元件100之间。所述半导体元件100中,碳纳米管102直接设置于绝缘层210的表面,半导体结构104设置于碳纳米管102的上方,使碳纳米管102位于半导体结构104和绝缘层210之间,导电膜106位于半导体结构104的上方。本发明中,碳纳米管102直接设置在绝缘层210表面,碳纳米管102靠近第三电极208,第三电极208可以控制半导体元件100。另外,由于导电膜106远离第三电极208,导电膜106不会在半导体结构104和第三电极208产生屏蔽效应,以免半导体器件200无法工作。

所述第一电极202和第二电极204均由导电材料组成,该导电材料可选择为金属、ito、ato、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。所述第一电极202和第二电极204也可以均为一层导电薄膜,该导电薄膜的厚度为2纳米-100微米。本实施例中,所述第一电极202、第二电极204为金属au和ti得到的金属复合结构,具体地,所述金属复合结构是由一层金属au和一层金属ti组成,au设置在ti的表面。所述金属ti的厚度为5纳米,金属au的厚度为50纳米。本实施例中,所述第一电极202与碳纳米管102电连接,设置于碳纳米管102的一端并贴合于碳纳米管102的表面,其中,ti层设置于碳纳米管102表面,au层设置于ti层表面;所述第二电极204与导电膜106电连接,并设置于导电膜106的一端并贴合于导电膜106的表面,其中,ti层设置于导电膜106表面,au层设置于ti层表面。

所述绝缘层210的材料为绝缘材料,其厚度为1纳米~100微米。绝缘层210使碳纳米管102与第三电极208间隔绝缘设置。本实施例中,绝缘层的材料为氧化硅。

所述第三电极208由导电材料组成,该导电材料可选择为金属、ito、ato、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。本实施例中,所述第三电极208为一层状结构,绝缘层210设置于第三电极208的表面,所述第一电极202、第二电极204、以及半导体元件100设置于绝缘层210上,并由第三电极208和绝缘层210支撑。

本发明所提供的半导体器件200,由于碳纳米管102作为底电极,直接设置在绝缘层210上,与作为栅极的第三电极208仅间隔一层绝缘层210,由于碳纳米管的特殊性能,可以通过栅极调节半导体元件100的导通,使半导体元件100呈现不对称的输出特性。本实施例中,碳纳米管102设置在n型半导体层104b的表面,导电膜106设置在p型半导体层10b的表面,p型半导体层104a为厚度为6纳米的wse2,n型半导体层104b为厚度为2.6纳米的mos2,第一电极202接地,请参见图5,第二电极204的电压从-1伏到1伏变化时,当第三电极208的电压为-12伏时,半导体元件100呈现p-n结的特性;当栅极电压为10伏时,半导体元件100呈现n-n结的特性。

另外,本领域技术人员还可在本发明精神内做其他变化,当然,这些依据本发明精神所做的变化,都应包含在本发明所要求保护的范围之内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1