本公开涉及微电子技术领域，具体而言，涉及一种包含堆叠晶粒的半导体装置及其制造方法。
背景技术：
现代电路的制造涉及一些步骤。先在半导体晶圆上制造集成电路，该半导体晶圆包含多个重复的半导体芯片，各自包括多个集成电路。而后，自晶圆切割半导体芯片并且封装。封装制程具有两个主要目的：为了保护半导体芯片以及将内部集成电路连接至外部连接。
在封装集成电路(ic)芯片中，焊接接合是最常用于接合ic芯片以封装基板的方法之一，所述基板可包含或不包含集成电路或其他无源元件。在封装制程过程中，可使用覆晶接合，将半导体晶粒或芯片安装于封装基板上。该封装基板可为中介物(interposer)，其包含金属连接用于在对侧之间引导电子信号。亦可使用其他形式的基板。可经由直接金属接合、焊接接合、或类似方法，将晶粒接合至基板。芯片封装有许多挑战。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现要素：
本公开的实施例提供一种晶粒装置。该晶粒装置包含一晶粒及一凸块。该晶粒具有一主动层及一互连元件。该互连元件经配置以电性连接该主动层且接触该晶粒中的一基板。该凸块独立于该晶粒之外且经配置以电性连接该主动层。
在本公开的一些实施例中，该互连元件的一熔点低于铜的一熔点。
在本公开的一些实施例中，该互连元件的一材料包含锡(sn)。
在本公开的一些实施例中，该凸块位于该晶粒的该主动层上。
在本公开的一些实施例中，该凸块位于该晶粒的一第一表面上，以及该晶粒装置未有其他凸块位于该晶粒的一第二表面上，该第二表面与该第一表面对立。
在本公开的一些实施例中，该主动层位于该晶粒的该第一表面内。
本公开的实施例提供一种半导体装置。该半导体装置包含一第一晶粒装置及一第二晶粒装置。该第一晶粒装置包含具有一第一主动层的一第一晶粒，以及一第一互连元件。该第一互连元件经配置以电性连接该第一主动层。该第二晶粒装置包含具有一第二主动层的一第二晶粒，以及一凸块。该凸块独立于该第二晶粒之外且经配置以电性连接该第二主动层，其中该凸块受到该第一互连元件环绕。
在本公开的一些实施例中，该凸块接触该第一互连元件。
在本公开的一些实施例中，该半导体装置另包含一粘着层，借此使得该第二晶粒装置接合至该第一晶粒装置。
在本公开的一些实施例中，该第二晶粒装置位于该粘着层上，以及该粘着层位于该第一晶粒装置上。
在本公开的一些实施例中，该第一晶粒装置与该第二晶粒装置之间的一距离与该粘着层的一厚度实质相同。
在本公开的一些实施例中，该凸块的一部分受到该第一互连元件环绕，以及该凸块的剩余部分受到该粘着层环绕。
在本公开的一些实施例中，该第一互连元件的一熔点低于铜的熔点。
在本公开的一些实施例中，在本公开的一些实施例中，该第一互连元件的材料包含锡(sn)。
在本公开的一些实施例中，该凸块为该第二凸块。该第一晶粒装置令包含一第一凸块，独立于该第一晶粒之外，经配置用于该第一主动层的电性连接。
在本公开的一些实施例中，该第一凸块位于该第一晶粒的一第一表面上，以及该第一晶粒装置未有其他凸块位于该第一晶粒的一第二表面上，该第二表面与该第一表面对立。
在本公开的一些实施例中，该第一主动层位于该第一晶粒的该第一表面内。
在本公开的一些实施例中，该第一凸块位于该第一晶粒的该第一主动层上。
本公开的实施例提供一种方法，包含通过进行一操作两次，得到一第一晶粒装置与一第二晶粒装置，该操作包含形成一主动层于一基板中且于该基板上；形成一凸块于该主动层上；形成一沟槽于该基板中，暴露该主动层；以及形成一抛光的传导层于该沟槽中且于该主动层上；以及将该第二晶粒装置的该凸块插入至该第一晶粒装置的该抛光的传导层中。
在本公开的一些实施例中，该方法另包含通过熔化该抛光的传导层以形成一熔化且抛光的传导层，其中该抛光的传导层的一熔点低于铜的熔点。
在本公开的一些实施例中，将该第二晶粒装置的该凸块插入至该第一晶粒装置的该抛光的传导层中包含将该第二晶粒装置的该凸块插入至该第一晶粒装置的该熔化且抛光的传导层中。
在本公开的一些实施例中，一晶粒的一互连元件接触一基板。由于该互连元件由非铜的材料制成，因而虽然该互连元件接触该基板，并无发生铜扩散问题。因此，不需要绝缘层分隔该互连元件与该基板。因此，该半导体制程相对简单。
相对地，在一些现有的半导体装置中，现有的半导体装置包含一第一晶粒，具有铜的贯穿硅插塞。该贯穿硅插塞作为该第一晶粒的一主动层的电性连接。若该贯穿硅插塞接触该第一晶粒的一基板，该铜的贯穿硅插塞会扩散至基板中，造成该基板中的泄漏路径。以此方式，现有的半导体装置可能功能异常。为了防止此问题，在该贯穿硅插塞与该基板之间配置该第一晶粒的一隔离层，借此分隔该贯穿硅插塞与该基板。为了制造该隔离层，制程相对复杂。该第一晶粒的内部结构与第二晶粒的内部结构实质相同。因此，该第二晶粒具有与该第一晶粒相同的问题。
再者，在本公开中，由于不需要凸块在第一晶粒装置的第二表面上作为第一晶粒的第一互连结构的电性连接，并且由于第二晶粒装置的凸块作为第二晶粒的第二主动层的电性连接且是插入至第一互连结构中，因而本公开的半导体装置的高度相对小。本公开的半导体装置因而相对紧密。
相对地，在一些现有的半导体装置中，现有的半导体装置包含一第一晶粒与一第二晶粒。该第一晶粒与该第二晶粒经由它们的凸块而接合在一起。以此方式，由于所述凸块，该第一晶粒与该第二晶粒之间有一距离。此距离对于缩小现有半导体装置尺寸产生障碍。再者，为了将该第一晶粒分别耦合至该第二晶粒与一载体基板，该第一晶粒需要两个凸块。制造两个凸块需要相对复杂的制程。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅详细说明与权利要求结合考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为示意图，例示本公开的比较例的半导体装置。
图2为示意图，例示本公开实施例的晶粒装置。
图3为示意图，例示本公开实施例的半导体装置。
图4至11为剖面示意图，例示本公开实施例制造半导体装置的各种操作。
附图标记说明：
10半导体装置
100第一晶粒
102第一凸块
104第二凸块
106贯穿硅插塞
108基板
110晶种层
112隔离层
114主动层
140第二晶粒
142第三凸块
144第四凸块
200晶粒
202凸块
206互连元件
208基板
210晶种层
214主动层
310第一粘着层
312载体基板
316第二粘着层
320第一晶粒
322第一互连元件
324第一主动层
326第一凸块
350第二晶粒
352第二互连元件
354第二主动层
356第二凸块
400基板
402主动层
404凸块
407沟槽
408图案化遮罩
409基板
410传导层
412抛光的传导层
414载体晶圆
416第一粘着层
418第二粘着层
h1高度
h2高度
s1第一表面
s2第二表面
s30第一表面
s32第二表面
t1距离
d10第一晶粒装置
d12第二晶粒装置
d20第一晶粒装置
d22第二晶粒装置
d50第一晶粒装置
d52第二晶粒装置
具体实施方式
附图所示出的本公开的实施例或范例是使用特定语言描述。应理解本公开的范围并不因而受到限制。对于该技艺中具有通常技术者而言，所述实施例的任何变化或修饰以及本公开所述原理的任何其他应用是被视为正常发生。在实施例中，元件符号可重复，即使具有相同的元件符号，但非要求一实施例的特征应用于另一实施例。
应理解当元件被称为“连接至”或“耦合至”另一元件时，可直接连接或耦合至另一元件，或是可有中间元件存在。
应理解虽然本文中可使用第一、第二、第三等语词以描述各种元件、组件、区域、层、或区段，然而这些元件、组件、区域、层或区段并不受到这些语词的限制。而是，这些语词仅用以区别一元件、组件、区域、层或区段与另一区域、层或区段。因此，第一元件、组件、区域、层或区段可称为第二元件、组件、区域、层或区段，而不脱离本公开发明概念的启示。
本公开所使用的用语仅为了描述特定范例实施例，而非用以限制本公开概念。如本文所使用，除非特别说明，否则单数形式“一”与“该”亦用以包含多个形式。亦应理解在说明书中，“包括”一词指定特征、整体、步骤、操作、元件或组件的存在，但并不排除一或多个其他特征、整体、步骤、操作、元件、组件或其群的存在或增加。
图1为示意图，例示本公开的比较例的半导体装置10。参阅图1，半导体装置10包含第一晶粒装置d10、第二晶粒装置d12以及载体基板130。
第一晶粒装置d10包含第一晶粒100、在第一晶粒100的第一表面上的第一凸块102、以及在第一晶粒100的第二表面上的第二凸块104。第二晶粒装置d12包含第二晶粒140、在第二晶粒140的第一表面上的第三凸块142、以及在第二晶粒140的第二表面上的第四凸块144。
第一晶粒100与第二晶粒140经由其第二凸块104与第三凸块142而接合在一起。在此方式中，第一晶粒100与第二晶粒140之间的第二凸块104与第三凸块142距离为t1。距离t1为缩小半导体装置10尺寸的障碍。例如，半导体装置10的高度h1相对大。再者，为了将第一晶粒100耦合至第二晶粒140与载体基板130，第一晶粒100需要两个凸块，即第一凸块102与第二凸块104。制造两个凸块102与104需要相对复杂的制程。
第一晶粒100包含铜的贯穿硅插塞106以及晶种层110。贯穿硅插塞106作为第一晶粒100的主动层114的电性连接。若贯穿硅插塞106接触第一晶粒100的基板108，则贯穿硅插塞106的铜会扩散至基板108中，造成基板108中的泄漏路径。在此方式中，半导体装置10可能功能异常。为了防止此问题，在贯穿硅插塞106与基板108之间放置第一晶粒100的隔离层112，或称为衬垫，借此分隔贯穿硅插塞106与基板108。制造隔离层112需要相对复杂的制程。第一晶粒100的内部结构与第二晶粒140的内部结构实质相同。因此，第二晶粒140具有与第一晶粒100相同的问题。
图2为示意图，例示本公开实施例的晶粒装置20。参阅图2，晶粒装置20包含晶粒200以及在晶粒200上的凸块202。在一实施例中，晶粒200可为逻辑晶粒(例如中心处理单元、微控制器等)、存储器晶粒(例如动态随机存取存储器(dynamicrandomaccessmemory，dram)晶粒、静态随机存取存储器(staticrandomaccessmemory，sram)晶粒等)、功率管理晶粒(例如功率管理集成电路(powermanagementintegratedcircuit，pmic)晶粒)、无线射频(radiofrequency，rf)晶粒、感测器晶粒、微机电系统(micro-electro-mechanical-system，mems)晶粒、信号处理晶粒(例如数字信号处理(digitalsignalprocessing，dsp)晶粒)、前端晶粒(例如模拟前端(analogfront-end，afe)晶粒)、类似物、或其组合。
晶粒200包含主动层214与互连元件206。主动层214包含定义晶体管的通道的所在处的主动区(未示出)。再者，主动层214另包含经配置用于晶体管的互连的互连，例如插塞、金属-1层以及金属-2层。
互连元件206作为主动层214的电性连接(或者，经配置以电性连接主动层214)。互连元件206接触晶粒200中的基板208。在一实施例中，基板208包含晶圆，其上方形成装置，例如半导体装置或是其他装置。在一些实施例中，基板208包含半导体基板，例如块状半导体基板。块状半导体基板包含元素半导体，例如硅或锗；化合物半导体，如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、或砷化铟；或其组合。在一些实施例中，基板208包含多层基板，例如绝缘体覆硅(silicon-on-insulator，soi)基板，其包含底部半导体层、包埋氧化物层(buriedoxidelayer，box)以及顶部半导体层。
在另一实施例中，基板208可为p型掺杂基板或n型掺杂基板，意指半导体基板208可经n型或p型杂质掺杂。基板208是由硅、砷化镓、硅锗、碳化硅、或其他已知用于半导体装置制程的半导体材料所形成。虽然本公开的实施例使用半导体基板，然而在其他的实施例中，可使用外延生长的半导体材料或是绝缘体覆硅(soi)层作为基板208。
如图2所示，显然，互连元件206通过晶粒200的晶种层210而与基板208分隔。然而，互连元件206的材料与晶种层210的材料实质相同。晶种层210应用于形成互连元件206。因此，晶种层210可被视为互连元件206的一部分，因而互连元件206可被视为接触基板208。
再者，互连元件206为铜之外的材料。因此，虽然互连元件206接触基板208，然而，未有铜扩散问题。因此，不需要用以分隔互连元件绝缘层206与基板208的绝缘层，例如衬垫。因此，半导体制程相对简单。在一实施例中，互连元件206的熔点低于铜的熔点。在一实施例中，互连元件206的材料包含锡(sn)。
凸块202独立于晶粒200之外，作为主动层214的电性连接(或者，经配置以电性连接主动层214)。再者，凸块202是位于晶粒200的第一表面s1内的主动层214上。更具体而言，凸块202位于晶粒200的第一表面s1上，并且晶粒装置20未有其他凸块位于与第一表面s1对立的晶粒200的第二表面s2上，现有的半导体装置中需要该其他凸块。
图3为示意图，例示本公开实施例的半导体装置30。参阅图3，半导体装置30包含第一晶粒装置d20、第二晶粒装置d22、第一粘着层310、第二粘着层316以及载体基板312。第一晶粒装置d20与第二晶粒装置d22各自具有与图2所示与所述的晶粒装置20相同的结构与功能。
第一晶粒装置d20经由第一粘着层310接合至载体基板312。第二晶粒装置d22经由第二粘着层316接合至第一晶粒装置d20。更具体而言，第二晶粒装置d22位于第二粘着层316上，以及第二粘着层316按序位于第一晶粒装置d20上。
第一晶粒装置d20包含第一晶粒320与第一凸块326。在一实施例中，第一晶粒320可为逻辑晶粒(例如中心处理单元、微控制器等)、存储器晶粒(例如动态随机存取存储器(dram)晶粒、静态随机存取存储器(sram)晶粒等)、功率管理晶粒(例如功率管理集成电路(pmic)晶粒)、无线射频(rf)晶粒、感测器晶粒、微机电系统(mems)晶粒、信号处理晶粒(例如数字信号处理(dsp)晶粒)、前端晶粒(例如模拟前端(afe)晶粒)、类似物、或其组合。
第一晶粒320包含第一主动层324与第一互连元件322。第一互连元件322作为第一主动层324的电性连接。在一实施例中，第一互连元件322的熔点低于铜的熔点。在一实施例中，第一互连元件322的材料包含锡(sn)。
第一凸块326独立于第一晶粒320之外且位于第一晶粒320的第一主动层324上，作为第一主动层324的电性连接。第一凸块326位于第一晶粒320的第一表面s30上。然而，第一晶粒装置d20未有其他凸块位于第一晶粒320的第二表面s32上以作为第一互连元件322的电性连接，该第二表面s32与第一表面s30对立。更具体而言，第一主动层324位于第一晶粒320的第一表面s30内。
第二晶粒装置d22包含第二晶粒350与第二凸块356。在一实施例中，第二晶粒350可为逻辑晶粒(例如中心处理单元、微控制器等)、存储器晶粒(例如动态随机存取存储器(dram)晶粒、静态随机存取存储器(sram)晶粒等)、功率管理晶粒(例如功率管理集成电路(pmic)晶粒)、无线射频(rf)晶粒、感测器晶粒、微机电系统(mems)晶粒、信号处理晶粒(例如数字信号处理(dsp)晶粒)、前端晶粒(例如模拟前端(afe)晶粒)、类似物、或其组合。
第二晶粒350包含第二主动层354与第二互连元件352。第二互连元件352作为第二主动层354的电性连接。在一实施例中，第二互连元件352的熔点低于铜的熔点。在一实施例中，第二互连元件352的材料包含锡(sn)。
第二凸块356独立于第二晶粒350之外，作为第二主动层354的电性连接。第二凸块356在第一互连元件322中受到第一互连元件322环绕，并且与第一互连元件322接触。更具体而言，第二凸块356的一部分受到第一互连元件322的环绕，并且第二凸块356的剩余部分受到第二粘着层316环绕。第一晶粒装置d20与第二晶粒装置d22之间的距离与第二粘着层316的厚度实质相等。为了说明，图3夸大示出第二粘着层316的厚度。第二粘着层316极薄。据此，第一晶粒装置d20与第二晶粒装置d22之间没有间隙存在。
在本公开中，由于第一晶粒装置d20的第二表面s32上不需要凸块作为第一互连结构322的电性连接，以及由于第二晶粒装置d22的第二凸块356受到第一互连结构322环绕，因而半导体装置30的高度h2相对小。因此，半导体装置30相对紧密。
再者，如图2相关说明所述，在一实施例中，第一互连元件322与第二互连元件352各自为非铜的材料。因此，虽然第一互连元件322与第二互连元件352分别接触第一晶粒装置d20与第二晶粒装置d22的基板208，不会发生铜扩散问题。因此，不需要绝缘层分隔第一互连元件322与基板208以及分隔第二互连元件352与基板208。
图4至图11为剖面示意图，例示本公开实施例制造半导体装置的各个操作。参阅图4，提供基板400。接着，在基板400中与基板400上，形成主动层402。
参阅图5，形成凸块404于主动层402上。参阅图6，使用图案化遮罩408作为遮罩以图案化基板400，而形成具有沟槽407的基板409。因此，暴露主动层402的一部分。
参阅图7，在所得基板409与主动层402的暴露部分上，共形形成晶种层408。在一实施例中，在形成晶种层408之前，通过例如沉积操作，在所得基板409与主动层402的暴露部分上，共形形成绝缘层。接着，在该绝缘层上，形成晶种层408。
参阅图8，例如，通过无电镀或电镀的镀操作，在晶种层408上，形成传导层410。参阅图9，通过抛光该传导层410，在沟槽407中以及在主动层402上方，形成抛光的传导层412。再者，在所得基板409的表面上的晶种层的一部分亦被移除。所得结构如图9所示，包含本公开的晶粒装置的结构。据此，通过进行图4至图9所示与所述的操作，分别得到第一晶粒装置d50与第二晶粒装置d52。
参阅图10，提供载体晶圆414。在载体晶圆414上，形成第一粘着层416，以及在第一晶粒装置d50的所得基板409与抛光的传导层412上，形成第二粘着层418。参阅图11，第二晶粒装置d52的凸块404插入至第一晶粒装置d50的抛光的传导层412中。
在一实施例中，参阅图10，通过熔化抛光的传导层412，形成熔化且抛光的传导层。抛光的传导层412的熔点低于铜的熔点。更具体而言，在制造半导体装置的腔室中，温度升高至高于抛光的传导层412的熔点但低于铜的熔点。而后，第二晶粒装置d52的凸块404插入至第一晶粒装置d50的熔化且抛光的传导层中。
在本公开中，图2所示的互连元件206是非铜的材料制成。因此，虽然互连元件206接触基板208，并不会发生铜扩散问题。因此，不需要绝缘层分隔互连元件206与基板208，简化了半导体制程。
再者，在本公开中，由于第一晶粒装置d20的第二表面s32上不需要凸块作为第一互连结构322的电性连接，并且由于第二晶粒装置d22的第二凸块356插入至第一互连结构322中，因此，半导体装置30的高度h2相对小，半导体装置30因而相对紧密。
本公开的一些实施例提供一种晶粒装置。该晶粒装置包含一晶粒及一凸块。该晶粒具有一主动层及一互连元件。该互连元件经配置以电性连接该主动层且接触该晶粒中的一基板。该凸块独立于该晶粒之外，经配置以电性连接该主动层。
本公开的一些实施例提供一种半导体装置。该半导体装置包含一第一晶粒装置及一第二晶粒装置。该第一晶粒装置包含具有一第一主动层的一第一晶粒，以及一第一互连元件。该第一互连元件经配置以电性连接该第一主动层。该第二晶粒装置包含具有一第二主动层的一第二晶粒，以及一凸块。该凸块独立于该第二晶粒之外，经配置以电性连接该第二主动层，其中该凸块受到该第一互连元件环绕。
本公开的一些实施例提供一种方法，包含通过进行一操作两次，得到一第一晶粒装置与一第二晶粒装置，该操作包含形成一主动层于一基板中且于该基板上；形成一凸块于该主动层上；形成一沟槽于该基板中，暴露该主动层；以及形成一抛光的传导层于该沟槽中且于该主动层上；以及将该第二晶粒装置的该凸块插入至该第一晶粒装置的该抛光的传导层中。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本公开的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域相关技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，这些制程、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。