技术总结
一种带屏蔽结构的集成电路，包括半导体器件，布置在半导体衬底上的互连结构。互连结构包括布置在互连结构的第一部分中的第一器件。包括第一导电材料的第一屏蔽板布置在互连结构第一部分之上的互连结构第二部分中。第二器件布置在互连结构第二部分之上的互连结构第三部分中。包括第二导电材料的隔离壁被设置在互连结构的第一、第二和第三部分中。隔离壁耦合到第一屏蔽板，并且围绕第一器件、第一屏蔽板和第二器件。
技术研发人员：J·景;S·吴;X·X·吴;P·乌帕德亚雅
受保护的技术使用者：赛灵思公司
文档号码：201721177249
技术研发日：2017.09.14
技术公布日：2018.03.16