本发明涉及半导体集成电路技术领域，尤其是涉及一种半导体功率器件及其制作方法。
背景技术：
目前，进入21世纪以来，“柔性可拉伸电子器件”进入了快速发展阶段。由于具有优越的机械性能，柔性可拉伸电子器件在健康监测、医疗植入器件、人造皮肤以及人机交互等众多传统与新兴领域具有巨大的技术优势以及广泛的应用前景。不过，目前广泛存在的电子材料，尤其半导体材料，往往是脆性不可拉伸的，难以直接应用于柔性可拉伸电子器件。在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现在对于柔性可拉伸电子器件的主要实现方案是将不可拉伸的材料设计成特殊结构，例如褶皱、蛇形、弹簧、“孤岛互连”等等。但是这些方法得到的器件结构所承受的弯曲度有限，同时制作工艺复杂、制作成本高，难以大规模应用于柔性可拉伸电子器件。因此，现有技术存在弯曲结构的可靠性差的技术问题。
技术实现要素：
有鉴于此，本发明的目的在于提供一种半导体功率器件及其制作方法，以缓解现有技术存在弯曲结构的可靠性差的技术问题。
第一方面，本发明实施例提供了一种半导体功率器件，包括：n型衬底、n+区、p-体区、pn交替超结区、n+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；
n+区为由中央区、底边区和侧边区组成的电子漂移区；
n型衬底的上方与n+区的底边区连接，n+区的内表面向中央区延伸为p-体区，pn交替超结区位于n+区的中央区的两侧、n+区的侧边区与p-体区之间，p-体区的上表面与pn交替超结区相连接处设有n+源区，栅极氧化层覆盖于n+源区、n+区、p-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，pn交替超结区与n+源区连接处的上表面设置有器件源极金属，n+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；
其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度；
第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。
进一步的，本发明实施例提供的半导体功率器件中，第一n+层和第二n+层的厚度小于n+源区的厚度。
进一步的，本发明实施例提供的半导体功率器件中，第二p+层的厚度大于n+源区的厚度。
进一步的，本发明实施例提供的半导体功率器件中，p+层的掺杂剂量为2e15~3e15，n+层的掺杂剂量为3e15~4e15。
进一步的，本发明实施例提供的半导体功率器件中，p-体区的四个拐角处与n+区之间设置有p+层。
进一步的，本发明实施例提供的半导体功率器件中，n+区采用由p3ht-nf材料和pdms材料聚合的橡胶半导体电子漂移层。
进一步的，本发明实施例提供的半导体功率器件中，n+区为n型重掺杂区，掺杂剂量为1e15~2e15，截面宽度为2~5μm。
进一步的，本发明实施例提供的半导体功率器件中，pn交替超结区的截面宽度为5~10μm。
第二方面，本发明实施例提供了一种半导体功率器件的制作方法，包括：
提供n型衬底，在n型衬底的上表面形成n+外延层，在n+外延层的上表面形成p-外延层，外延后进行表面平坦化；
在p-外延层的两侧形成深沟槽，深沟槽的底部延伸至n+外延层的上表面；
在深沟槽内部形成pn交替超结区；
通过光刻注入和热驱注入n型离子，驱入后n+区的中央区、n+外延层和p-外延层的两侧边形成n+区，n+区的中央区两侧与pn交替超结区之间形成p-体区；
在n+区与p-体区的连接处上表面形成栅极氧化层，在栅极氧化层的表面沉积形成多晶硅栅极；
在多晶硅栅极的两侧p-体区进行光刻注入形成n+源区；
在pn交替超结区与n+源区连接处的上表面形成器件源极金属，在n+区的侧边区的上表面形成器件漏极金属，在器件源极金属、器件漏极金属和多晶硅栅极之间水平铺设形成介质隔离层；
其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度；
第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。
本发明实施例带来了以下有益效果：本发明实施例所提供的半导体功率器件，包括：n型衬底、n+区、p-体区、pn交替超结区、n+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。n+区为由中央区、底边区和侧边区组成的电子漂移区；n型衬底的上方与n+区的底边区连接，n+区的内表面向中央区延伸为p-体区，pn交替超结区位于n+区的中央区的两侧、n+区的侧边区与p-体区之间，p-体区的上表面与pn交替超结区相连接处设有n+源区，栅极氧化层覆盖于n+源区、n+区、p-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，pn交替超结区与n+源区连接处的上表面设置有器件源极金属，n+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度；第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。该技术方案通过采用p+层与n+层纵向间隔交替排列的pn交替超结区，保证了器件导通性能的同时，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低，适用于柔性可拉伸电子器件的大规模生产应用，缓解了现有技术存在的结构可靠性差的技术问题。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种半导体功率器件的剖视图；
图2为本发明实施例提供的一种半导体功率器件的俯视图；
图3为本发明实施例提供的一种半导体功率器件的制作方法的流程图；
图4为本发明实施例提供的半导体功率器件的制作方法中，步骤s1的产品示意图；
图5为本发明实施例提供的半导体功率器件的制作方法中，步骤s2的产品示意图；
图6为本发明实施例提供的半导体功率器件的制作方法中，步骤s3的产品示意图；
图7为本发明实施例提供的半导体功率器件的制作方法中，步骤s4的产品示意图；
图8为本发明实施例提供的半导体功率器件的制作方法中，步骤s5和步骤s6的产品示意图。
图标：
1-n+区；2a-第一p+层；2b-第二p+层；2c-第三p+层；3a-第一n+层；3b-第二n+层；3c-第三n+层；4-n+源区；5-p-体区；6-多晶硅栅极；7-栅极氧化层；8-介质层隔离；9-器件源极金属；10-器件漏极金属。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，对于柔性可拉伸电子器件的主要实现方案是将不可拉伸的材料设计成特殊结构，例如褶皱、蛇形、弹簧、“孤岛互连”等等。但是这些方法得到的器件结构所承受的弯曲度有限，同时制作工艺复杂、制作成本高，难以大规模应用于柔性可拉伸电子器件，基于此，本发明实施例提供的一种半导体功率器件及其制作方法，可以提高半导体功率器件的纵向变形的承受强度，增加半导体功率器件的弯曲程度耐受能力，提高其结构可靠性。
实施例一：
参见图1和图2，本发明实施例提供的一种半导体功率器件的剖视图和俯视图。本发明实施例提供的一种半导体功率器件，包括：n型衬底、n+区1、p-体区5、pn交替超结区、n+源区4、栅极氧化层7、多晶硅栅极6、介质层隔离8、器件源极金属9和器件漏极金属10。其中，n+区为由中央区、底边区和侧边区组成的电子漂移区。侧边区的横断面为“口”字型，中央区的横断面为“一”字型，位于侧边区的中央，底边区为正方形，位于器件底部。
n型衬底的上方与n+区的底边区连接，n+区的内表面向中央区延伸为p-体区，pn交替超结区位于n+区的中央区的两侧、n+区的侧边区与p-体区之间，p-体区的上表面与pn交替超结区相连接处设有n+源区，栅极氧化层覆盖于n+源区、n+区、p-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，pn交替超结区与n+源区连接处的上表面设置有器件源极金属，n+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层。
其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区1中央区的同侧的每相邻两个n+源区4之间的p-体区5的侧面设置有第一n+层3a和第二n+层3b；以及，n+区1的中央区与侧边区之间设置有第三n+层3c，且第三n+层3c的厚度小于栅极氧化层7的宽度，防止当器件反偏时，因电荷不平衡导致的漏电现象出现。其中，栅极氧化层7的宽度与多晶硅栅极6的宽度相等。
第一n+层3a和第二n+层3b之间设置有第二p+层2b，第一n+层3a和第三n+层3c之间设置有第一p+层2a，第二n+层3b和第三n+层3c之间设置有第三p+层2c。
进一步的，本发明实施例提供的半导体功率器件中，第一n+层和第二n+层的厚度小于n+源区的厚度，第二p+层的厚度大于n+源区的厚度，防止出现短路问题。
进一步的，本发明实施例提供的半导体功率器件中，p+层的掺杂剂量为2e15~3e15，n+层的掺杂剂量为3e15~4e15。其中，掺杂剂量的单位为离子个数/平方厘米。
进一步的，本发明实施例提供的半导体功率器件中，p-体区的四个拐角处与n+区之间设置有p+层，防止由于拐角强电场造成的表面击穿。
进一步的，本发明实施例提供的半导体功率器件中，n+区为n型重掺杂区，掺杂剂量为1e15~2e15，截面宽度为2~5μm。n+区采用由p3ht-nf材料和pdms材料聚合的橡胶半导体电子漂移层。该复合材料由聚3-己基噻吩纳米纤维与聚二甲基硅氧烷（p3ht-nf/pdms）制成，其不仅具有优良的机械拉伸性能，而且具有良好的半导体电性能。这种橡胶半导体能够在拉伸50%的情况下仍能保持良好的半导体电性能。与传统半导体材料相比，橡胶半导体的机械性能实现了巨大的突破，在拉伸50%的情况下能够正常工作，并且与不拉伸状态相比，其载流子迁移率能够保持55%。
进一步的，本发明实施例提供的半导体功率器件中，pn交替超结区的截面宽度为5~10μm，且pn交替超结区的每一层纵向上均要与器件底部n+区接触。
半导体器件工作时，在多晶硅栅极6上施加正电压，在下方产生导电沟道，电子从n+源区4出发，流经导电沟道，被n+区1收集，最终从n+区的侧边区的器件漏极金属10流出。n+区为重掺杂区域，电阻非常小，极大的降低了器件的导通电阻。
本发明实施例所提供的半导体功率器件，包括：n型衬底、n+区、p-体区、pn交替超结区、n+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。n+区为由中央区、底边区和侧边区组成的电子漂移区；n型衬底的上方与n+区的底边区连接，n+区的内表面向中央区延伸为p-体区，pn交替超结区位于n+区的中央区的两侧、n+区的侧边区与p-体区之间，p-体区的上表面与pn交替超结区相连接处设有n+源区，栅极氧化层覆盖于n+源区、n+区、p-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，pn交替超结区与n+源区连接处的上表面设置有器件源极金属，n+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度；第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。该技术方案通过采用p+层与n+层纵向间隔交替排列的pn交替超结区，保证了器件导通性能的同时，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低，适用于柔性可拉伸电子器件的大规模生产应用，缓解了现有技术存在的结构可靠性差的技术问题。
实施例二：
参见图3，本发明实施例提供的一种半导体功率器件的制作方法的流程图。本发明实施例提供的一种半导体功率器件的制作方法，包括如下步骤：
步骤s1：提供n型衬底，在n型衬底的上表面形成n+外延层，在n+外延层的上表面形成p-外延层，外延后进行表面平坦化。参见图4，本发明实施例提供的半导体功率器件的制作方法中，步骤s1的产品示意图。
步骤s2：在p-外延层的两侧形成深沟槽，深沟槽的底部延伸至n+外延层的上表面。参见图5，本发明实施例提供的半导体功率器件的制作方法中，步骤s2的产品示意图。
步骤s3：在深沟槽内部形成pn交替超结区。参见图6，本发明实施例提供的半导体功率器件的制作方法中，步骤s3的产品示意图。其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度，防止当器件反偏时，因电荷不平衡导致的漏电现象出现。其中，栅极氧化层的宽度与多晶硅栅极的宽度相等。第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。进一步的，本发明实施例提供的半导体功率器件的制作方法中，第一n+层和第二n+层的厚度小于n+源区的厚度，第二p+层的厚度大于n+源区的厚度，防止出现短路问题。p+层的掺杂剂量为2e15~3e15，n+层的掺杂剂量为3e15~4e15。本发明实施例提供的半导体功率器件的制作方法中，p-体区的四个拐角处与n+区之间设置有pn交替超结区的p+层，防止由于拐角强电场造成的表面击穿。具体的，本发明实施例提供的半导体功率器件的制作方法中，pn交替超结区的截面宽度为5~10μm。
步骤s4：通过光刻注入和热驱注入n型离子，驱入后n+区的中央区、n+外延层和p-外延层的两侧边形成n+区，n+区的中央区两侧与pn交替超结区之间形成p-体区。侧边区的横断面为“口”字型，中央区的横断面为“一”字型，位于侧边区的中央，底边区为正方形，位于器件底部。参见图7，本发明实施例提供的半导体功率器件的制作方法中，步骤s4的产品示意图。进一步的，本发明实施例提供的半导体功率器件的制作方法中，n+区采用由p3ht-nf材料和pdms材料聚合的橡胶半导体电子漂移层。该复合材料由聚3-己基噻吩纳米纤维（p3ht-nf）与聚二甲基硅氧烷（pdms）制成，其不仅具有优良的机械拉伸性能，而且具有良好的半导体电性能。这种橡胶半导体能够在拉伸50%的情况下仍能保持良好的半导体电性能。与传统半导体材料相比，橡胶半导体的机械性能实现了巨大的突破，在拉伸50%的情况下能够正常工作，并且与不拉伸状态相比，其载流子迁移率能够保持55%。具体的，n+区为n型重掺杂区，掺杂剂量为1e15~2e15，截面宽度为2~5μm。
步骤s5：在n+区与p-体区的连接处上表面形成栅极氧化层，在栅极氧化层的表面沉积形成多晶硅栅极。
步骤s6：在多晶硅栅极的两侧p-体区进行光刻注入形成n+源区。参见图8，本发明实施例提供的半导体功率器件的制作方法中，步骤s5和步骤s6的产品示意图（未示出n型衬底）。
步骤s7：在pn交替超结区与n+源区连接处的上表面形成器件源极金属，在n+区的侧边区的上表面形成器件漏极金属，在器件源极金属、器件漏极金属和多晶硅栅极之间水平铺设形成介质隔离层。即为图1本发明实施例提供的一种半导体功率器件的剖视图中的产品。n型衬底的上方与n+区的底边区连接，n+区的内表面向中央区延伸为p-体区，pn交替超结区位于n+区的中央区的两侧、n+区的侧边区与p-体区之间，p-体区的上表面与pn交替超结区相连接处设有n+源区，栅极氧化层覆盖于n+源区、n+区、p-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，pn交替超结区与n+源区连接处的上表面设置有器件源极金属，n+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度；第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。
半导体器件工作时，在多晶硅栅极上施加正电压，在下方产生导电沟道，电子从n+源区出发，流经导电沟道，被n+区收集，最终从n+区的侧边区的器件漏极金属流出。n+区为重掺杂区域，电阻非常小，极大的降低了器件的导通电阻。
本发明实施例所提供的半导体功率器件的制作方法，首先，提供n型衬底，在n型衬底的上表面形成n+外延层，在n+外延层的上表面形成p-外延层，外延后进行表面平坦化。其次，在p-外延层的两侧形成深沟槽，深沟槽的底部延伸至n+外延层的上表面。在深沟槽内部形成pn交替超结区。然后，通过光刻注入和热驱注入n型离子，驱入后n+区的中央区、n+外延层和p-外延层的两侧边形成n+区，n+区的中央区两侧与pn交替超结区之间形成p-体区。再次，在n+区与p-体区的连接处上表面形成栅极氧化层，在栅极氧化层的表面沉积形成多晶硅栅极。在多晶硅栅极的两侧p-体区进行光刻注入形成n+源区。最后，在pn交替超结区与n+源区连接处的上表面形成器件源极金属，在n+区的侧边区的上表面形成器件漏极金属，在器件源极金属、器件漏极金属和多晶硅栅极之间水平铺设形成介质隔离层。其中，pn交替超结区由p+层与n+层纵向间隔交替排列，且n+区中央区的同侧的每相邻两个n+源区之间的p-体区的侧面设置有第一n+层和第二n+层；以及，n+区的中央区与侧边区之间设置有第三n+层，且第三n+层的厚度小于栅极氧化层的宽度。第一n+层和第二n+层之间设置有第二p+层，第一n+层和第三n+层之间设置有第一p+层，第二n+层和第三n+层之间设置有第三p+层。该技术方案通过采用p+层与n+层纵向间隔交替排列的pn交替超结区，保证了器件导通性能的同时，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低，适用于柔性可拉伸电子器件的大规模生产应用，缓解了现有技术存在的结构可靠性差的技术问题。
在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。