应用于CMOS制程中的静电放电保护元件结构的制作方法

本发明公开了一种应用于cmos制程中的静电放电保护元件结构，尤指输入/输出电路电性连接有静电放电箝制电路，并于静电放电箝制电路只用串联连接的低电压pmos结构在相同的电路布局面积中可更有效的利用，并提供高的静电放电耐受度。
背景技术：
：现今半导体制造技术不断发展与进步，利用互补式金氧半(cmos)制造技术制造的集成电路为了满足其小型化、高密度及功能更强需求，元件尺寸越做越小，使cmos制程也由原本的次微米进入深次微米的时代，由于集成电路中大都含有如mosfet的金氧半晶体管元件，各种结构及制程的要求，如更薄的栅极氧化层、更短通道长度、更浅的源极/漏极接面、低掺杂浓度的结构等，使元件本身能提供的静电放电耐受度将大幅降低，更易受到静电放电的破坏，所以有效的静电放电防护设计已成为重要且不可或缺的一部分。然而，传统cmos制程于集成电路中包含有高电压与低电压元件，并于高电压输入/输出接点(i/opin)必须设计能耐高压的静电放电保护电路，以提升集成电路的静电放电耐受度，对于模拟信号输入/输出(analogi/o)而言，静电放电保护电路具有两种目的，第一种为提供hvdd到hvss之间的静电放电排放路径，第二种为提供模拟信号输入/输出到hvss之间的静电放电排放路径，传统静电放电保护电路的设计架构，请参见如图5、图6、图7所示，会用高压pmos与nmos元件连接成大尺寸的栅极接地的n型金氧半晶体管(gate-groundednmos，ggnmos)与栅极接电源的p型金氧半晶体管(gate-vddpmos，gdpmos)，并加大mos制程布局规范(layoutrule)设计的间距作为静电放电(esd)保护元件，对于这些静电放电保护元件都会利用传输线脉冲产生系统(transmissionlinepulse，tlp)进行测试，用以模拟静电放电发生时的情况。如图8所示，一般esd保护元件于tlp测量所得到的特性曲线在a(vt1，it1)会有一个触发电压(triggervoltage)临界点，当esd的高能量电流脉冲进来时，电压不断升高(由0至a)，一旦超过vt1临界点，保护元件会形成一个低阻抗通道来排出esd瞬间放电的能量，使得保护元件的特性曲线进入骤回崩溃(snapback)区域(由a至b)，在(vh，ih)会有一个保持电压(holdingvoltage)点b，当esd瞬间放电能量再持续地进入保护元件时，亦会使得保护元件的特性曲线形成一个低阻抗放电路静来排出esd瞬间放电的能量(由b至c)，如果电压继续升高，宣泄电流大于失效电流(it2)使得保护元件不堪负荷时，则会进入二次崩溃区域(secondbreakdownregion，c以上的区域)而烧毁保护元件。另外，触发电压用于记录保护元件瞬间进入骤回崩溃区域的触发点，esd保护元件的触发电压必须要低于内部电路(core)元件的崩溃电压(breakdownvoltage，bv)，才能使esd元件在内部电路尚未因静电轰击而受损之前启动，而保持电压则是元件在进入骤回崩溃后的最低电压值，此值必须要高于电路系统的操作电压(operationvoltage，vdd)，才能防止闩锁(latch-up)效应的发生，从tlp测量所得到的特性曲线结果可协助设计出高静电放电保护能力的esd保护元件。一般的实际应用上，第一种会用低压pmos与nmos元件连接成gdpmos与ggnmos来作为低压环境中使用的esd保护元件，第二种会用高压pmos与nmos元件连接成gdpmos与ggnmos来作为低压环境中使用的esd保护元件，对于低电压元件应用于低压环境中，由于低电压元件的崩溃电压大多是操作电压的2倍左右(如3.3v元件的崩溃电压是6.2v)，所以静电放电设计窗口(esddesignwindow)就相对比较宽而相对的安全，但对高电压元件应用于高压环境中，因为制程的限制，高电压元件的崩溃电压大多只比操作电压高1.1～1.5倍(如32v元件的崩溃电压是45v)，所以静电放电设计窗口就相对变很窄，如果为了保护内部电路不进入崩溃电压区域，就有可能因为esd保护元件瞬间进入骤回崩溃冲过头而进入闩锁区域造成元件破坏或烧毁；反之亦然。如下表1所示，表1为esd的工业测试针对人体放电模式(human-bodymodel，hbm)或机器放电模式(machinemode，mm)模拟esd事件发生的敏感度分级，其中敏感度通常是以耐电压来分类，并在零件等级的工业测试标准中以mil-std-883标准规范，直接对ic零件打静电枪，其所定义的仿真人体放电模式基本电路(如图9所示)的参数中，高电压供应源串联的充电电流限制电阻(r1)可为1-10mω，受测器件串联的放电电阻(r2)为1500ω，储能电容(c)为100pf；系统等级的工业测试标准中以iec61000-4-2标准规范对ic零件组成的系统产品打静电枪，其所定义的仿真人体放电模式与mil-std-883标准规范相似，主要差别在于储能电容值和放电电阻值不同，如放电电阻为50-100mω，储能电容为150pf，并在放电能量及静电峰值电流上有很大的差异；非标准测试(复制实际烧毁实验)针对ic零件组成的系统产品上电，再直接对系统产品中的ic零件打iec61000-4-2标准规范的静电枪，且系统等级的静电枪能量比零件等级的静电枪能量高出很多。表1人体放电模式的工业标准测试敏感度等级分级等级分类(classification)敏感度(sensitivity)class10to1，999voltsclass22,000to3，999voltsclass34,000to15，999volts测试标准：mil-std-883此外，上述的传统静电放电保护电路架构，即使在esd工业测试的零件等级标准测试通过，但因为高压环境复杂，还是有相当的比例发生在实际通电使用时(可由系统等级的工业标准测试来复制实际烧毁实验)，受到更严重的静电影响，导致esd保护元件瞬间进入骤回崩溃冲过头而进入闩锁区域烧毁，探究其原因，如果针对如图5、图6、图7中的高压pmos与nmos元件制成的esd保护元件进行tlp测量会得到如图10中的特性曲线图形，可看出其vt1临界点非常靠近43v的崩溃电压，而vh远低于32v的操作电压，这是高压元件的物理特性，因此，这个保护元件虽然可以通过esd的工业测试标准，但是在实际通电使用时，偶尔会因为更严重的静电影响或高压电源不稳，导致保护元件瞬间进入骤回崩溃区域冲过头进入闩锁区域烧毁，所以要如何设计出具有小面积而高静电放电耐受度的静电放电保护元件，即为从事于此行业者所亟欲研究改善的关键所在。技术实现要素：本发明的主要目的在于输入/输出电路的电源输入/输出单元或者是与信号输入/输出单元之间电性连接有静电放电箝制电路，并于静电放电箝制电路的p型基底上形成有数量不小于三个串联连接的低电压pmos结构，且各低电压pmos结构于低电压n型阱区上设置有栅极、源极及漏极，再由第一个低电压pmos结构的源极与栅极通过第一电源线共同电性连接至高电压电源端接垫，或者是信号传送线共同电性连接至信号传送端接垫，而最后一个低电压pmos结构的漏极则通过第二电源线电性连接至高电压接地端接垫，以提供静电放电电流排放路径，由于只用串联连接的低电压pmos结构即可倍增其耐受高压，在相同的面积中亦可符合布局设计规范缩小间距，具有优异的面积效率，并提供高的静电放电耐受度，以防止电性闩锁造成元件破坏的问题，且可快速的排放静电放电电流至接地，更有效的防护内部电路避免受损。本发明的次要目的在于低电压pmos结构串联连接的个数为由单个低电压pmos结构以n的倍数导通电压去除静电放电箝制电路预定耐受高压所得到无条件进位的整数值，其中n为不大于3的整数值，当静电放电事件发生时，施加在电源输入/输出单元的高电压电源端接垫或信号输入/输出单元的信号传送端接垫上的瞬态反向脉冲电压，便会触发串联连接的低电压pmos结构的栅极导通，即可提供静电放电电流排放路径，使静电放电电流从高电压电源端接垫或信号传送端接垫经由四个串联连接的低电压pmos结构，再快速的导向至高电压接地端接垫来进行接地，以实时排放静电放电电流不致于流入内部电路，从而可实现静电放电防护的目的。本发明的另一目的在于静电放电箝制电路更包含有低压防护封圈结构及高压防护封圈结构，其中低压防护封圈结构分别形成于低电压n型阱区中的n型重掺杂区，并环绕源极的第一p型重掺杂区与漏极的第二p型重掺杂区周围处，用以阻隔相邻低电压pmos结构之间产生的信号相互干扰，也可以降低外部元件的噪声，而高压防护封圈结构为具有形成于p型基底中的高电压p型掺杂区及高电压p型掺杂区上形成的第三p型重掺杂区，并由高压防护封圈结构环绕于低电压pmos结构的最外围处，更能够有效阻隔外部元件的噪声。附图说明图1为本发明静电放电保护元件电路布局的立体外观图。图2为本发明静电放电箝制电路连接输入/输出电路的hvdd与hvss间的剖面示意图。图3为本发明静电放电箝制电路连接输入/输出电路的tx与hvss间的剖面示意图。图4为本发明静电放电保护元件测试结果的电压电流图。图5为现有的静电放电保护电路的等效电路图。图6为现有的静电放电保护电路布局的立体外观图。图7为现有的静电放电保护电路的剖面示意图。图8为现有的静电放电设计窗口的特性曲线图。图9为现有的人体放电模式测试的简易等效电路图。图10为现有的静电放电保护电路测试结果的电压电流图。附图标记说明：100-输入/输出电路；101-电源输入/输出单元；102-信号输入/输出单元；111-高电压电源端接垫；112-第一电源线；121-高电压接地端接垫；122-第二电源线；131-信号传送端接垫；132-信号传送线；200-静电放电箝制电路；201-p型基底；202-低电压pmos结构；210-低电压n型阱区；220-栅极；221-介电层；222-栅电极；230-源极；231-第一p型重掺杂区；240-漏极；241-第二p型重掺杂区；250-低压防护封圈结构；251-n型重掺杂区；260-高压防护封圈结构；261-高电压p型掺杂区；262-第三p型重掺杂区；300-内部电路；a-临界点；b-保持点；bv-崩溃电压；c-崩溃点；d-漏极；g-栅极；ggnmos-栅极接地端的n型金氧半晶体管；gdpmos-栅极接电源的p型金氧半晶体管；hvdd-高电压电源端；hvss-高电压接地端；hvnf-高电压n型掺杂区；hvpf-高电压p型掺杂区；hvn-well-高电压n型阱区；ih-保持电流；it1-触发电流；it2-失效电流；mp1～mp4-pmos晶体管；n+-n型重掺杂区；p+-p型重掺杂区；p-substrate-p型基底；s-源极；tx[0]～tx[n]-信号传送端；vdd-操作电压；vh-保持电压；vt1-触发电压。具体实施方式为达成上述目的及功效，本发明所采用的技术手段及其构造，兹绘图就本发明的较佳实施例详加说明其构造与功能如下。请参阅图1、图2、图3、图4，分别为本发明静电放电保护元件电路布局的立体外观图、静电放电箝制电路连接输入/输出电路的hvdd与hvss间的剖面示意图、tx与hvss间的剖面示意图及静电放电保护元件测试结果的电压电流图，由图中可清楚看出，本发明的应用于cmos制程中的静电放电保护元件结构包括有输入/输出电路100、静电放电箝制电路200及内部电路300，其中：该输入/输出电路100包含电源输入/输出单元101及信号输入/输出单元102，并于电源输入/输出单元101具有高电压电源端接垫111电性连接的第一电源线112以及高电压接地端接垫121电性连接的第二电源线122，且信号输入/输出单元102为模拟信号输入/输出，并具有多个信号传送端接垫(tx[0)～tx[n])131分别电性连接的信号传送线132。该静电放电箝制电路200包含一p型基底201及p型基底201上所形成有数量不小于(即大于或等于)三个彼此成串联连接的低电压pmos结构202，并于p型基底201上形成有对应低电压pmos结构202的多个低电压n型阱区(lvn-well)210，且各低电压n型阱区210上设置有一栅极(g)220、一源极(s)230及一漏极(d)240，而栅极220设置于源极230与漏极240之间的低电压n型阱区210上，并于栅极220具有介电层221及设置于介电层221上的栅电极222，源极230与漏极240分别设置在低电压n型阱区210中对应的第一p型重掺杂区(p+)231及第二p型重掺杂区(p+)241上，且第一p型重掺杂区231与第二p型重掺杂区241具有高于低电压n型阱区210的掺杂浓度，以分别构成一pmos晶体管。在一实施例中，静电放电箝制电路200更包含有低压防护封圈结构(sealring)250及高压防护封圈结构260，其中该低压防护封圈结构250分别形成于低电压n型阱区210中的n型重掺杂区(n+)251，并环绕于第一p型重掺杂区231与第二p型重掺杂区241的周围处，用以阻隔相邻pmos晶体管之间产生的信号相互干扰，也可以降低外部元件的噪声，而高压防护封圈结构260具有形成于p型基底201中的高电压p型掺杂区261，并于高电压p型掺杂区261上形成有第三p型重掺杂区262，且高压防护封圈结构260为环绕于低电压pmos结构202的最外围处，更能够有效阻隔外部元件的噪声。该内部电路300为集成电路(如微控制器或系统单芯片)内部的核心电路。在本实施例中，静电放电箝制电路200包含有不小于三个的低电压pmos结构202分别电性连接于输入/输出电路100的hvdd与hvss之间或tx与hvss之间形成阵列的排列组合，且各低电压pmos结构202分别构成一pmos晶体管，以下说明书内容中以四个pmos晶体管mp1～mp4彼此串联在hvdd与hvss之间或tx与hvss之间为示例性实施例，但并不以此为限，各pmos晶体管的源极230为分别电性连接至栅极220，并由第一个pmos晶体管mp1的源极230、栅极220，以及低压防护封圈结构250通过第一电源线112共同的电性连接至高电压电源端接垫111上，漏极240电性连接至第二个pmos晶体管mp2共同连接的源极230、栅极220与低压防护封圈结构250上，由此可类推，前一个pmos晶体管mp3的漏极240依序电性连接至下一个pmos晶体管mp4共同连接的源极230、栅极220与低压防护封圈结构250上形成串联，最后一个pmos晶体管mp4的漏极240，以及高压防护封圈结构260通过第二电源线122共同的电性连接至高电压接地端接垫121上，且第一个pmos晶体管mp1的源极230、栅极220及低压防护封圈结构250通过信号传送线132共同的电性连接至信号传送端接垫(tx)131上。此外，输入/输出电路100于信号输入/输出单元102的各信号传送线132分别设置于电源输入/输出单元101的第一电源线112与第二电源线122之间，并与第一个低电压pmos结构202的源极230、栅极220与低压防护封圈结构250连接的共同节点分别电性连接至内部电路300，且信号输入/输出单元102可根据内部电路300设计而具有不同的作用，例如可用来连接外部电路，以输出驱动电流或接收输入信号功能等，当静电放电的电压发生在电源输入/输出单元101与信号输入/输出单元102时，可由静电放电箝制电路200提供其低阻抗静电放电电流排放路径，以避免静电放电电流流向于内部电路300造成破坏。在本实施例中，静电放电箝制电路200的低电压pmos结构202所串联连接的个数为由单个低电压pmos结构202以n的倍数导通电压去除静电放电箝制电路200预定耐受高压所得到无条件进位的整数值，其中n为不大于(即小于或等于)3的整数值，例如低电压pmos结构202导通电压为3.3v，若是用于保护32v的高压元件，根据上述的串接个数计算方式[个数≧耐受高压/(导通电压×3)]可得知个数≧3.23…，因此取整数值需要选用四个低电压pmos结构202来串联连接成静电放电箝制电路200。当正常操作模式(无静电放电)的情况下，静电放电箝制电路200串联连接的低电压pmos结构202的栅极220会被偏压至与hvdd相同的高电压位准，并保持在关闭状态，所以不会被触发，使输入/输出电路100于hvdd与hvss之间或tx与hvss之间为呈现断路状态，因此静电放电箝制电路200也不会影响到内部电路300正常的运作；然而，当有静电放电事件发生时，施加在电源输入/输出单元101的高电压电源端接垫111或信号输入/输出单元102的信号传送端接垫131上的瞬态反向脉冲电压，便会触发串联连接的低电压pmos结构202的栅极220导通，即串联连接的pmos晶体管mp1～mp4将会触发而导通，藉此可提供静电放电电流排放路径，使静电放电电流从高电压电源端接垫111或信号传送端接垫131经由四个串联连接的低电压pmos结构202，再快速的导向至高电压接地端接垫121来进行接地，以实时排放静电放电电流而不致于流入内部电路300，从而可实现静电放电防护的目的。如图3所示，本发明的静电放电箝制电路200相较于图6的现有的静电放电保护电路的实际布局比较可以发现，由于本实施例的架构下单纯只用串联连接的低电压pmos结构202，在相同的面积中可以妥善安排整体布局，并将面积作更有效的利用，反观现有的静电放电保护电路中会同时使用到大尺寸以pmos、nmos结构为基础的gdpmos与ggnmos，并于生产布局设计规范中pmos和nmos之间需要保持足够的距离，否则将会更容易引发闩锁效应，且因电源输入/输出的部分只用到ggnmos，使ggnmos上方处空出可供gdpmos布局的面积完全无法利用，所以本实施例除了可利用串联连接的低电压pmos结构202来倍增耐受高压，并在较小的电路布局面积下提供一个高的静电放电耐受度，以防止电性闩锁所造成元件破坏的问题，且可快速排放静电放电电流至hvss进行接地，以有效防护内部电路300避免受损，亦可符合布局设计规范缩小间距，具有优异的面积效率，进而达到缩小整体的电路布局面积及节省成本的效用。如图4所示为本实施例的架构在相同布局面积下利用传输线脉冲产生系统以脉冲电压轰击仿真静电放电发生时所实际测量得到测试结果的电压电流图，并依测试结果可以看出触发电压电流(vt1，it1)＝(40.32，0.25)与保持电压(vh，ih)＝(36.37，0.35)，相较于现有的静电放电保护电路(如图9所示)的触发电压电流(vt1，it1)＝(45.66，0.22)与保持电压(vh，ih)＝(32.26，0.26)具有较低的触发电压，使静电放电箝制电路200更快被启动，便可确保在内部电路300受到静电放电轰击而破坏之前启动，且保持电压明显的提高可有效防止闩锁效应的发生，确实可提供优异的静电防护效果。如下表2所示，为本实施例新的发明架构与传统架构实际上进行人体放电模式的esd测试，以及传输线脉冲产生系统(ltp)实际测量得到的比较结果：表2新的发明架构与传统架构进行esd测试的比较结果由上述的测试结果可以得知，在tlp测量上esd保护启动的vt1，新的发明架构为稍优于传统架构，所以在一般零件等级(componentlevel)的静电放电标准测试上都能够通过等级2(class22000v～3999v)的标准，其差异不大，但在tlp测量上，新的发明架构在保持电压(36.37v)为更明显高于传统架构的保持电压(32.26v)，也因此在静电放电测试系统直接对系统产品中的ic零件打静电枪以仿真人体放电接触系统产品发生放电的测试实验中，会有更显著优于传统结构的静电防护能力，故本实施例新的发明架构的确有实质增进的功效，并能确保ic零件在实际应用上对于现实环境中静电放电与电源变动的抵抗能力。上述详细说明为针对本发明一种较佳的可行实施例说明而已，但该实施例并非用以限定本发明的保护范围，凡其他未脱离本发明所揭示的技艺精神下所完成的均等变化与修饰变更，均应包含于本发明所涵盖的保护范围内。当前第1页12